采樣保持電路圖設(shè)計(jì)(四)
將一個(gè)經(jīng)典的模擬累加器與一個(gè)采樣保持放大器級(jí)聯(lián)對(duì)一組模擬電壓的采樣進(jìn)行保持。經(jīng)典的模擬累加器是一個(gè)運(yùn)放加上至少三只精密電阻。這些電阻的值應(yīng)盡可能低,以避免影響累加器的帶寬。但這些低值電阻會(huì)消耗功率。此外,累加器與采樣保持放大器的結(jié)構(gòu)也帶來(lái)了另一種缺點(diǎn),當(dāng)兩個(gè)輸入電壓幅度相近而極性相反時(shí),就會(huì)顯示出這種缺點(diǎn)。此時(shí),即使輸入電壓幅度很高,得到的總和也很低,如果輸入電壓幅度相等則總和為零。對(duì)低電壓的采樣通常會(huì)使輸出電壓出現(xiàn)相對(duì)較大的誤差,因?yàn)槊總€(gè)放大器都有一些動(dòng)態(tài)誤差,如殘留的寄生電荷傳入存儲(chǔ)電容。一個(gè)模擬電壓采樣保持電路:
采樣保持電路圖設(shè)計(jì)(五)
圖中所示是用SF357運(yùn)放組成的電壓采樣保持電路。這種電壓采樣保持電路可以方便地觀察任一時(shí)間內(nèi)的被測(cè)瞬間電壓值。
在測(cè)試電壓時(shí),只需將其輸入端跨接于被測(cè)電壓的兩端,接著
評(píng)論