針對(duì)現(xiàn)有的哈希算法硬件架構(gòu)僅實(shí)現(xiàn)少量幾種算法的問(wèn)題，設(shè)計(jì)了一種可實(shí)現(xiàn)SM3，MD5，SHA-1以及SHA-2系列共7種哈希算法的可重構(gòu)IP，以滿足同一系統(tǒng)對(duì)安全性可選擇的需求。通過(guò)分析各哈希算法及其運(yùn)算邏輯的相似性，該設(shè)計(jì)最大化地重用加法器和寄存器，極大地減少了總的實(shí)現(xiàn)面積。此外，該設(shè)計(jì)靈活可配，可以對(duì)內(nèi)存直接存取。以Altera的Stratix II為FPGA目標(biāo)器件，其最高頻率可達(dá)100 MHz，總面積較現(xiàn)有設(shè)計(jì)減少26. 7%以上，且各算法單位面積吞吐率均優(yōu)于現(xiàn)有設(shè)計(jì)。