一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

原廠入駐New

Deepseek等大模型的火爆，其背后的算力需求成指數(shù)級(jí)增長(zhǎng)，如GPT-4的算力達(dá)到數(shù)萬億級(jí)，傳統(tǒng)的馮諾伊曼數(shù)據(jù)來回搬運(yùn)形成功耗墻以及存儲(chǔ)墻，能效比低，存內(nèi)計(jì)算架構(gòu)的出現(xiàn)，在存儲(chǔ)器內(nèi)完成計(jì)算的形式，延遲降低90%，能效較之傳統(tǒng)架構(gòu)提升數(shù)10倍，成為AI智能時(shí)代變革的重要力量。在此背景下，知存科技聯(lián)動(dòng)復(fù)旦大學(xué)，邀請(qǐng)華東地區(qū)高校教授以及知存企業(yè)精英共同打造存內(nèi)計(jì)算系列課程，與國(guó)內(nèi)知名開發(fā)者社區(qū)夢(mèng)幻聯(lián)動(dòng)，面向高校學(xué)生與國(guó)內(nèi)外開發(fā)者，助力人才成長(zhǎng)，推動(dòng)技術(shù)進(jìn)步。

本系列課程以“從電路架構(gòu)到存儲(chǔ)工藝：存內(nèi)計(jì)算全棧技術(shù)突破”為核心脈絡(luò)，系統(tǒng)性解析存內(nèi)計(jì)算領(lǐng)域的前沿進(jìn)展與落地實(shí)踐。課程由權(quán)威專家領(lǐng)銜，深度融合學(xué)術(shù)創(chuàng)新與產(chǎn)業(yè)需求，覆蓋電路設(shè)計(jì)、架構(gòu)優(yōu)化、軟硬件協(xié)同、存儲(chǔ)介質(zhì)革新及先進(jìn)工藝集成五大模塊，致力于為開發(fā)者、AI科技愛好者與行業(yè)工程師構(gòu)建“理論-器件-系統(tǒng)-應(yīng)用”的全景知識(shí)體系。

微信二維碼 微信二維碼

存內(nèi)計(jì)算電路設(shè)計(jì)

存內(nèi)計(jì)算的架構(gòu)設(shè)計(jì)方案詳解與應(yīng)用

存內(nèi)計(jì)算的軟硬件協(xié)同設(shè)計(jì)

存內(nèi)計(jì)算傳統(tǒng)與新型存儲(chǔ)介質(zhì)

存內(nèi)計(jì)算芯片工藝制程

前瞻性與實(shí)用性并重

涵蓋大模型推理、自動(dòng)駕駛、邊緣AI、類腦芯片等熱點(diǎn)場(chǎng)景，直擊行業(yè)痛點(diǎn)

跨學(xué)科深度融通

貫通材料介質(zhì)、電路設(shè)計(jì)、體系架構(gòu)與算法生態(tài)，構(gòu)建系統(tǒng)性認(rèn)知

產(chǎn)學(xué)研案例驅(qū)動(dòng)

結(jié)合知存科技行業(yè)前沿企業(yè)芯片原型、學(xué)術(shù)頂會(huì)（ISSCC/VLSI/DAC）突破性論文，解析技術(shù)落地路徑

課程序列

存內(nèi)計(jì)算電路設(shè)計(jì)：突破馮·諾依曼桎梏的物理創(chuàng)新 一

本課程聚焦存內(nèi)計(jì)算技術(shù)中的數(shù)字電路設(shè)計(jì)方法，通過將計(jì)算邏輯嵌入存儲(chǔ)器單元，突破傳統(tǒng)馮·諾依曼架構(gòu)的存儲(chǔ)墻瓶頸。重點(diǎn)探討數(shù)字電路的高效邏輯門集成、低功耗設(shè)計(jì)，以及如何優(yōu)化數(shù)據(jù)帶寬與延遲，適用于高精度AI推理和實(shí)時(shí)數(shù)據(jù)處理場(chǎng)景。

No.1

存內(nèi)計(jì)算電路設(shè)計(jì)：突破馮·諾依曼桎梏的物理創(chuàng)新 一

簡(jiǎn)介

本課程聚焦存內(nèi)計(jì)算技術(shù)中的數(shù)字電路設(shè)計(jì)方法，通過將計(jì)算邏輯嵌入存儲(chǔ)器單元，突破傳統(tǒng)馮·諾依曼架構(gòu)的存儲(chǔ)墻瓶頸。重點(diǎn)探討數(shù)字電路的高效邏輯門集成、低功耗設(shè)計(jì)，以及如何優(yōu)化數(shù)據(jù)帶寬與延遲，適用于高精度AI推理和實(shí)時(shí)數(shù)據(jù)處理場(chǎng)景。

存內(nèi)計(jì)算電路設(shè)計(jì)：突破馮·諾依曼桎梏的物理創(chuàng)新 二

課程圍繞存內(nèi)計(jì)算的模擬電路實(shí)現(xiàn)，利用模擬信號(hào)處理的天然并行性，在存儲(chǔ)器內(nèi)直接完成乘累加（MAC）等運(yùn)算。內(nèi)容涵蓋模擬電路的非線性補(bǔ)償、噪聲抑制及能效優(yōu)化策略，適用于低功耗邊緣計(jì)算和神經(jīng)網(wǎng)絡(luò)加速。

No.2

存內(nèi)計(jì)算電路設(shè)計(jì)：突破馮·諾依曼桎梏的物理創(chuàng)新 二

簡(jiǎn)介

課程圍繞存內(nèi)計(jì)算的模擬電路實(shí)現(xiàn)，利用模擬信號(hào)處理的天然并行性，在存儲(chǔ)器內(nèi)直接完成乘累加（MAC）等運(yùn)算。內(nèi)容涵蓋模擬電路的非線性補(bǔ)償、噪聲抑制及能效優(yōu)化策略，適用于低功耗邊緣計(jì)算和神經(jīng)網(wǎng)絡(luò)加速。

存內(nèi)計(jì)算架構(gòu)：硬件加速架構(gòu)設(shè)計(jì)方法

從系統(tǒng)級(jí)視角解析存內(nèi)計(jì)算的硬件架構(gòu)創(chuàng)新，包括并行計(jì)算范式、數(shù)據(jù)流動(dòng)態(tài)調(diào)度、FP/INT混合計(jì)算架構(gòu)及異構(gòu)加速技術(shù)。通過優(yōu)化片上資源分配與任務(wù)映射，顯著提升深度學(xué)習(xí)等數(shù)據(jù)密集型任務(wù)的吞吐量。

No.3

存內(nèi)計(jì)算架構(gòu)：硬件加速架構(gòu)設(shè)計(jì)方法

簡(jiǎn)介

從系統(tǒng)級(jí)視角解析存內(nèi)計(jì)算的硬件架構(gòu)創(chuàng)新，包括并行計(jì)算范式、數(shù)據(jù)流動(dòng)態(tài)調(diào)度、FP/INT混合計(jì)算架構(gòu)及異構(gòu)加速技術(shù)。通過優(yōu)化片上資源分配與任務(wù)映射，顯著提升深度學(xué)習(xí)等數(shù)據(jù)密集型任務(wù)的吞吐量。

存內(nèi)計(jì)算的軟硬件協(xié)同設(shè)計(jì)

課程以“算法-電路共進(jìn)化”為核心，探索指令集架構(gòu)革新（如存內(nèi)計(jì)算專用指令擴(kuò)展）、算子硬件適配優(yōu)化，以及EDA工具鏈的定制開發(fā)策略。通過軟硬件深度融合，最大化存內(nèi)計(jì)算的能效比與靈活性。

No.4

存內(nèi)計(jì)算的軟硬件協(xié)同設(shè)計(jì)

簡(jiǎn)介

課程以“算法-電路共進(jìn)化”為核心，探索指令集架構(gòu)革新（如存內(nèi)計(jì)算專用指令擴(kuò)展）、算子硬件適配優(yōu)化，以及EDA工具鏈的定制開發(fā)策略。通過軟硬件深度融合，最大化存內(nèi)計(jì)算的能效比與靈活性。

傳統(tǒng)存儲(chǔ)介質(zhì)在存內(nèi)計(jì)算中的應(yīng)用

系統(tǒng)解析SRAM、DRAM和閃存等傳統(tǒng)存儲(chǔ)器的存內(nèi)計(jì)算實(shí)現(xiàn)方案，對(duì)比其速度、密度與功耗特性，并探討基于電荷存儲(chǔ)機(jī)制的電路設(shè)計(jì)挑戰(zhàn)，例如DRAM存內(nèi)邏輯的刷新策略優(yōu)化。

No.5

傳統(tǒng)存儲(chǔ)介質(zhì)在存內(nèi)計(jì)算中的應(yīng)用

簡(jiǎn)介

系統(tǒng)解析SRAM、DRAM和閃存等傳統(tǒng)存儲(chǔ)器的存內(nèi)計(jì)算實(shí)現(xiàn)方案，對(duì)比其速度、密度與功耗特性，并探討基于電荷存儲(chǔ)機(jī)制的電路設(shè)計(jì)挑戰(zhàn)，例如DRAM存內(nèi)邏輯的刷新策略優(yōu)化。

新型存儲(chǔ)介質(zhì)與神經(jīng)形態(tài)計(jì)算

聚焦阻變存儲(chǔ)器（RRAM）、相變存儲(chǔ)器（PCRAM）等新型非易失存儲(chǔ)技術(shù)，結(jié)合神經(jīng)形態(tài)器件特性，實(shí)現(xiàn)類腦計(jì)算與脈沖神經(jīng)網(wǎng)絡(luò)加速，推動(dòng)高能效仿生智能硬件的落地。

No.6

新型存儲(chǔ)介質(zhì)與神經(jīng)形態(tài)計(jì)算

簡(jiǎn)介

聚焦阻變存儲(chǔ)器（RRAM）、相變存儲(chǔ)器（PCRAM）等新型非易失存儲(chǔ)技術(shù)，結(jié)合神經(jīng)形態(tài)器件特性，實(shí)現(xiàn)類腦計(jì)算與脈沖神經(jīng)網(wǎng)絡(luò)加速，推動(dòng)高能效仿生智能硬件的落地。

氧化物晶體管存內(nèi)計(jì)算芯片工藝

深入探討超薄ITO薄膜、氧化物半導(dǎo)體（如IGZO）等新材料在存內(nèi)計(jì)算芯片中的應(yīng)用，分析其超低漏電、高遷移率特性對(duì)三維集成與柔性電子器件的賦能潛力，覆蓋工藝制程創(chuàng)新與原型芯片案例。

No.7

氧化物晶體管存內(nèi)計(jì)算芯片工藝

簡(jiǎn)介

深入探討超薄ITO薄膜、氧化物半導(dǎo)體（如IGZO）等新材料在存內(nèi)計(jì)算芯片中的應(yīng)用，分析其超低漏電、高遷移率特性對(duì)三維集成與柔性電子器件的賦能潛力，覆蓋工藝制程創(chuàng)新與原型芯片案例。

存內(nèi)計(jì)算芯片工藝制程節(jié)點(diǎn)未來展望：前沿材料與異構(gòu)架構(gòu)

聚焦存內(nèi)計(jì)算芯片工藝制程的核心驅(qū)動(dòng)力——前沿材料研發(fā)，深入解析如何通過材料科學(xué)革新突破傳統(tǒng)硅基器件的物理極限，賦能高密度、高能效存算一體芯片的規(guī)?；涞亍脑蛹?jí)材料設(shè)計(jì)到晶圓級(jí)工藝集成，揭示新材料如何重構(gòu)“存儲(chǔ)-計(jì)算-通信”范式，為后摩爾時(shí)代算力革命提供底層支撐。

No.8

存內(nèi)計(jì)算芯片工藝制程節(jié)點(diǎn)未來展望：前沿材料與異構(gòu)架構(gòu)

簡(jiǎn)介

聚焦存內(nèi)計(jì)算芯片工藝制程的核心驅(qū)動(dòng)力——前沿材料研發(fā)，深入解析如何通過材料科學(xué)革新突破傳統(tǒng)硅基器件的物理極限，賦能高密度、高能效存算一體芯片的規(guī)?；涞?。從原子級(jí)材料設(shè)計(jì)到晶圓級(jí)工藝集成，揭示新材料如何重構(gòu)“存儲(chǔ)-計(jì)算-通信”范式，為后摩爾時(shí)代算力革命提供底層支撐。

知存科技是全球領(lǐng)先的存內(nèi)計(jì)算芯片企業(yè)。公司針對(duì)AI應(yīng)用場(chǎng)景，在全球率先商業(yè)化量產(chǎn)基于存內(nèi)計(jì)算技術(shù)的神經(jīng)網(wǎng)絡(luò)芯片。憑借顛覆性的技術(shù)創(chuàng)新，知存科技突破傳統(tǒng)計(jì)算架構(gòu)局限，利用存儲(chǔ)與計(jì)算的物理融合大幅減少數(shù)據(jù)搬運(yùn)，在相同工藝條件下將AI計(jì)算效率提升2個(gè)數(shù)量級(jí)，充分滿足快速發(fā)展的神經(jīng)網(wǎng)絡(luò)模型指數(shù)級(jí)增長(zhǎng)的算力需求。2022年，知存科技推出全球首顆大規(guī)模量產(chǎn)的存內(nèi)計(jì)算芯片WTM2101。該芯片已被多家國(guó)際知名企業(yè)用于智能語(yǔ)音、AI健康監(jiān)測(cè)等場(chǎng)景，相比傳統(tǒng)芯片在算力和功耗上優(yōu)勢(shì)顯著，賦能行業(yè)用戶實(shí)現(xiàn)端側(cè)AI能力的提升和應(yīng)用的推廣。

目前，知存科技自主研發(fā)的邊緣側(cè)算力芯片WTM-8系列即將量產(chǎn)。該系列芯片能夠提供高達(dá)48Tops算力，而功耗僅為市場(chǎng)同類方案的5%，將助力移動(dòng)設(shè)備實(shí)現(xiàn)更高性能的圖像處理和空間計(jì)算。

知存科技自2017年成立以來，獲得多家科技領(lǐng)軍企業(yè)和頂級(jí)財(cái)務(wù)投資機(jī)構(gòu)的持續(xù)支持。未來，知存科技將進(jìn)一步提升AI算力，完善生態(tài)體系，為AI技術(shù)的普及應(yīng)用提供強(qiáng)大的基礎(chǔ)設(shè)施。

獲取相關(guān)資料