具體的實(shí)現(xiàn)包括密鑰的擴(kuò)展模塊，替換模塊等等，也實(shí)現(xiàn)了做壓縮硬件實(shí)現(xiàn)，實(shí)現(xiàn)數(shù)據(jù)輸出的數(shù)據(jù)緩存模塊，壓縮運(yùn)算模塊，還有哈希表的模塊，整個(gè)壓縮硬件的實(shí)現(xiàn)。我們實(shí)現(xiàn)之后發(fā)現(xiàn)效果還是不錯(cuò)的。本來規(guī)劃是1，我們最后搞了0.5，如果用軟件來加密、解密或者壓縮的，這個(gè)操作用可重構(gòu)的硬件實(shí)現(xiàn)之后的效果，我們可以看到大大地提升了性能，這是我們在控制器里頭做這些操作可以提升性能。

　　真正要實(shí)現(xiàn)可重構(gòu)還有一個(gè)問題，我要頻繁的更換FPGA的配置，這個(gè)配置信息傳輸?shù)难舆t，還有配置的延遲也會影響性能，我怎么樣加速這個(gè)配置，不至于硬件是加速了，但是配置在那兒搞了半天才把它電路換過來，也會影響整個(gè)性能，我們也做了相應(yīng)的工作，比如說加了一個(gè)緩存，并且對緩存的調(diào)度算法也進(jìn)行了一定的修改，采用MLFU（配置信息緩存替換算法）進(jìn)行修改之后來使用，包括加上配置信息的面積到底有多大。

　　如果面積小的模塊剔除去，面積大的盡量保留在緩存里頭這樣加快速度。這樣就使得整個(gè)性能比不加改進(jìn)要更好一些，不至于說因?yàn)樽雠渲?，用可重?gòu)提高了性能，因?yàn)榕渲糜职研阅芙迪氯チ?，所以使得整個(gè)不至于出現(xiàn)瓶頸問題，這是第一個(gè)工作，可重構(gòu)的近數(shù)據(jù)處理的固態(tài)盤。

　　第二個(gè)工作做存算融合存儲器探索的研究，主編存儲器第一個(gè)方面可以做存儲，通過高組、低組，以及不同的組織狀態(tài)做存儲，同時(shí)也可以做邏輯計(jì)算，另外做模擬計(jì)算，我們也把它叫做近似的計(jì)算，主要就可以做矩陣的向量乘法。

　　實(shí)際上憶阻器的發(fā)展主要從2008年開始，正式了憶阻器之后得到了研究界廣泛的關(guān)注。這是近十年來相應(yīng)的研究，包括把它用做大容量存儲，邏輯計(jì)算，還有近似計(jì)算，也就是做矩陣的計(jì)算，做AI的加速研究的是非常多的。

　　這是做AI的加速，既可以做存儲，又可以做計(jì)算，陣列的控制模塊通過變化來使得達(dá)到是做存儲，還是做計(jì)算的目的。比如說當(dāng)他做存儲的時(shí)候，他就排除掉一些邏輯。而當(dāng)他做計(jì)算模式的時(shí)候才發(fā)揮作用，同時(shí)也提供編程接口或者是優(yōu)化接口。

　　這是在探索怎么樣基于憶阻既做存儲，又做計(jì)算這樣的體系結(jié)構(gòu)。未來我們認(rèn)為除了專用的探索之外，能夠做高性能計(jì)算的加速，也可以做神經(jīng)網(wǎng)絡(luò)計(jì)算的加速，或者是做圖像處理的加速等等這些專用的加速之外，我們也希望探索一些通用的架構(gòu)，能夠滿足不同的應(yīng)用需求。也就是說，通過可配置的方式能夠滿足只要是我希望能夠在存儲器里頭做計(jì)算的，做存算一體化或者融合的，都可以用這樣的架構(gòu)，這是在探索方面。

　　另一方面從它真正實(shí)現(xiàn)來看，研究界非常熱，但很多基于理想的假設(shè)之后做了研究。

　　比如說器件級就有這種非線性導(dǎo)致存儲可靠性降低的問題，當(dāng)做成陣列形勢的時(shí)候就有電阻、電流，導(dǎo)致存儲能效下降的問題。還有當(dāng)他做大規(guī)模計(jì)算的時(shí)候，多個(gè)陣列之間要做一些直連，會有誤差的傳遞、累計(jì)，從而導(dǎo)致計(jì)算的準(zhǔn)確度下降的問題。

　　盡管好處是說我要做計(jì)算，實(shí)際上很簡單，我先寫，把電阻值子放到相應(yīng)的數(shù)字，做矩陣的成價(jià)運(yùn)算，就是加一個(gè)電壓讀過程就完了，非常快。但是真正實(shí)現(xiàn)起來就不那么簡單了。要克服這樣非理想因素的影響，比如說單元級的，非線性組織的變化，還有D2D和C2C變化系，是很理想的直線。

　　還有電流、電壓的特性，盡管本身是一個(gè)組織，但實(shí)際上電壓是線性的特點(diǎn)。當(dāng)他作為陣列的時(shí)候，因?yàn)槭枪蚕?，就?a href="http://www.www27dydycom.cn/tags/電容/" target="_blank">電容的問題，還有連線電阻的問題，本來是一個(gè)小的組織，但是連線上也有電阻，也會影響他。當(dāng)他做成下面第二個(gè)圖的結(jié)構(gòu)時(shí)候，綠色的線本身是希望加一個(gè)電壓電流走這個(gè)線，結(jié)果發(fā)現(xiàn)電流會像紅色的線到處跑，原因是共享導(dǎo)致。

　　還有操作的問題，哪些是不能并線操作的，哪些是能并線操作的，這些都是我們在底層要解決的，我們就做了一點(diǎn)這樣的工作，盡管上層可以做的很好，可以做各種各樣的運(yùn)算，但真正要實(shí)現(xiàn)起來首先要解決底層非理想因素的影響。

　　我們解決具體的對象就多機(jī)存儲單元，以及3D的模型，也就是說共享的模型。在這個(gè)過程中間我們發(fā)現(xiàn)做計(jì)算首先要寫一個(gè)值，再就是讀一次就出來了，實(shí)際上我要做大容量的存儲也要解決這樣的問題，寫的可靠問題，以及寫的低能耗的問題。我們發(fā)現(xiàn)有效電壓在左邊加進(jìn)來會有一個(gè)逐漸的衰減，到右上角的時(shí)候衰減是最厲害的，也就是多單不對稱的現(xiàn)象，所以就要做偏壓的操作對他進(jìn)行補(bǔ)償。