一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于資深專家對于集成電路的未來分析

lC49_半導(dǎo)體 ? 來源:djl ? 2019-08-30 14:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

歷經(jīng)數(shù)十年的發(fā)展之后,集成電路產(chǎn)業(yè)發(fā)生了很多變化。例如芯片公司從最早的IDM為主發(fā)展到現(xiàn)在的Fabless成為主流。再如憑借CPU豪占半導(dǎo)體企業(yè)營收頭把交易的Intel被依仗存儲壯大的三星趕下馬。又如之前被集成電路產(chǎn)業(yè)人員奉為金科玉律的摩爾定律,因為材料和技術(shù)的限制,逐漸失去了往日的風(fēng)采。另外還有技術(shù)的更迭、材料的革新和架構(gòu)的演變,集成電路產(chǎn)業(yè)開始呈現(xiàn)出了全新的形態(tài)。

在這個新技術(shù)和創(chuàng)意頻發(fā)的時代,集成電路產(chǎn)業(yè)將迎來新的時代。在近日于南京舉辦的“2018中國集成電路技術(shù)應(yīng)用研討會暨南京國際集成電路技術(shù)達摩論壇”上,來自產(chǎn)業(yè)研的專家就集成電路產(chǎn)業(yè)的未來發(fā)展,給出了他們的觀點。

許居衍:AI芯片的未來靠架構(gòu)創(chuàng)新

根據(jù)摩爾定律的定義,芯片的集成度每18個月會提升一倍,性能也會提升一倍,與此同時,單晶體管的成本就會下降。換句話說就是每一美元買到的芯片性能提升一倍。這個在過去幾十年基本都是通過晶體管微縮實現(xiàn)的。但在多方因素的影響下,制程推進已經(jīng)脫離了摩爾定律的規(guī)律。業(yè)界圍繞著摩爾定律的生死,也有了很多的討論。

中國工程院院士許居衍院士認(rèn)為,摩爾定律已經(jīng)死了,這就使得類似AI這樣對芯片性能要求比較高的應(yīng)用給集成電路帶來巨大的壓力。他指出,雖然英偉達、谷歌和寒武紀(jì)等一眾廠商都投入了AI芯片市場,無論是FPGA或者ASIC,都憑借各自的優(yōu)勢,在AI市場并獲得了不錯的表現(xiàn),其中尤以英偉達憑借GPU在AI訓(xùn)練市場表現(xiàn)出色最為亮眼。但他認(rèn)為,片上系統(tǒng)的存在讓計算變得無處不在,算力的持續(xù)提升讓它到達了一個拐點(Volta GPU的性能與2014年的超級機差不多)。在這個環(huán)境下,芯片需要從架構(gòu)上創(chuàng)新,才能滿足性能需求。許居衍院士強調(diào)。

關(guān)于資深專家對于集成電路的未來分析

在他看來,芯片的編程技術(shù)在過去的發(fā)展中經(jīng)歷了幾波浪潮,第一波就是封裝編程,那時候的“芯片”是算法固定、資源固定;到后來英特爾制造出MPU之后,則迎來了軟件編程,這時候任何一個算法進來,芯片都能應(yīng)付得來,這時候的特點是算法可變,資源固定; 之后就迎來了算法可變、資源可變的硬件編程。但他認(rèn)為,受限于硅技術(shù)瓶頸和馮諾依曼架構(gòu)的指令流導(dǎo)致算力上不去的問題,未來的芯片架構(gòu)需要創(chuàng)新。系統(tǒng)視野、多片與堆疊架構(gòu)、異構(gòu)架構(gòu)就是許院士看好的方向,用戶可重構(gòu)SoC則是他推崇的一個選擇。

關(guān)于資深專家對于集成電路的未來分析

許居衍院士表示,可重構(gòu)的SoC性能能夠超過FPGA,且非常靈活、安全、低成本,這就使他能夠從資源配置上滿足更多的需求,是我們應(yīng)該關(guān)注的發(fā)展方向。而國內(nèi)的也有了清華Thinker和南大RASP可重構(gòu)芯片,這是值得稱贊的。但許院士也強調(diào),可重構(gòu)計算面臨多樣化的挑戰(zhàn),需要我們正確對待。

張衛(wèi):半浮柵器件是存儲器的新選擇

最近兩年,因為瘋狂漲價,大家對Flash和DRAM為代表的存儲器市場有了更多的關(guān)注。據(jù)復(fù)旦大學(xué)微電子學(xué)院執(zhí)行院長張衛(wèi)介紹,2017年,全球存儲器的銷量為1240億美元,同比增長了61.5%。這主要是由DRAM和NAND Flash貢獻的。

從數(shù)據(jù)上看,存儲器的使用量正在攀升。從應(yīng)用上看,存儲也是所有產(chǎn)品必須的。但是存儲卻面臨這各樣的瓶頸。以DRAM為例,這個最大的單一集成電路產(chǎn)品(去年創(chuàng)造了700多億美元的營收)因為受到了電容瓶頸等限制,存儲電容越來越小,導(dǎo)致數(shù)據(jù)保留時間縮短,功耗增加。另外,由于陣列晶體管驅(qū)動電流太小,漏電流也增大了。各種各樣的原因綜合,使得原本和邏輯器件一樣遵循摩爾定律微縮的DRAM一直停留在17nm。

看到這種趨勢,業(yè)界很多人已經(jīng)PCM、MRAM和RRAM這些新型存儲器探索。但因為各自的問題和限制,都沒取得太大的突破。

關(guān)于資深專家對于集成電路的未來分析

譬如頗受大家歡迎的RRAM,因為導(dǎo)電filament行程的隨機性的存在,直接就制約了RRAM的產(chǎn)業(yè)化。為了推動整個產(chǎn)業(yè)發(fā)展,張衛(wèi)團隊推出了一種稱為半浮柵器件的產(chǎn)品。

我們平時所用的是“非揮發(fā)性存儲器”,意思就是芯片在沒有供電的情況下,信息仍能被保存而不會丟失。這種器件在寫入和擦除時都需要有電流通過一層接近5納米厚的氧化硅介質(zhì),因此需要較高的操作電壓(接近20伏)和較長的時間(微秒級)。張衛(wèi)團隊則巧妙地通過一個隧穿二極管把浮極和柵極連起來,用隧穿二極管來控制對浮柵的充放電,從而構(gòu)成了一個存儲器,這就是他們所說的半浮柵器件。這種器件具有速度快、面積小、低功耗,且與標(biāo)準(zhǔn)CMOS工藝兼容,不需要集成新材料等優(yōu)勢,在海內(nèi)外獲得了高度認(rèn)可。

關(guān)于資深專家對于集成電路的未來分析

張衛(wèi)表示,目前他們已經(jīng)基于上海華為微電子公司的40nm工藝平臺,完成了8M基于半浮柵器件的高速低功耗緩存芯片的設(shè)計與制造,測試結(jié)果也達到了設(shè)計要求。在他看來,這個產(chǎn)品將會是我國存儲發(fā)展的一個新機遇。

宋繼強:摩爾定律將繼續(xù)有效

無論其他人怎么看摩爾定律,英特爾方面始終對其充滿著信心。在日前的大會上,英特爾中國研究院院長宋繼強繼續(xù)強調(diào):“于摩爾定律本身,我們可以把他看成是經(jīng)濟上的一個觀察。它的經(jīng)濟效益還是繼續(xù)存在,雖然這個速度不會像以前那么快。但我們認(rèn)為,這個經(jīng)濟效益將持續(xù)存在”。堅信CMOS還能縮放,是他對摩爾定律還有信心的一個重要原因。

關(guān)于資深專家對于集成電路的未來分析

宋繼強表示,現(xiàn)在的CMOS微縮還遠遠沒有到物理極限這個程度,依然可以繼續(xù)往下走。但和以前不一樣,現(xiàn)在的微縮碰到了如何實現(xiàn)大批量、高精度芯片生產(chǎn)的問題。而新的3D工藝技術(shù),新的材料將會成為繼續(xù)微縮的動力。如三五族晶體管、納米線晶體管和鐵電體就是當(dāng)中的選擇。

不過他也指出,雖然這些新的材料有很好的特性,但目前來說還沒有一個能夠作為CMOS的替代品。但為了獲得性能提升,英特爾通過異構(gòu)的方式把CMOS等器件整合在一起,同時再加上一些新算法功能的處理、數(shù)據(jù)處理模塊、清晰的處理架構(gòu)去獲得性能上的提升。獲得經(jīng)濟效益的提升,延續(xù)摩爾定律。

MIX & MATCH (混搭)則是英特爾延續(xù)摩爾定律壽命的另一個招數(shù)。

關(guān)于資深專家對于集成電路的未來分析

按照宋繼強的說法,所謂混搭是把不同制程下的芯片放到一起,將它封裝集成起來。這種技術(shù)可以根據(jù)需要封裝不同的CPU核心、IO、GPU核心甚至FPGA、AI芯片,幫助英特爾靈活應(yīng)對不同業(yè)務(wù)的需求,進一步提升經(jīng)濟效益。為了達成這樣的設(shè)計,需要有很好的連接技術(shù)和功耗管理技術(shù),而英特爾在上面已經(jīng)有了很深的積累。

進一步增大硅片的面積,則是又一個新方向。

宋繼強告訴半導(dǎo)體行業(yè)觀察記者,把硅片從300毫米增加到450毫米雖然增加了單一硅晶圓的成本,但因為我們獲得了更多芯片數(shù)量,綜合計算下來,單個芯片的價格還是繼續(xù)在下降,這也是符合摩爾定律的規(guī)定的。

來到新工藝方面,宋繼強表示,由于在10納米上采用了幾種新的方法,目前已可以看到比較好的良率。在他看來,英特爾明年在10nm上將有更有高的良率,屆時將有大批量的10納米的產(chǎn)品面世。至于7納米的話,基于10納米的技術(shù)積累和經(jīng)驗,他非常看好英特爾未來的工藝走勢。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5421

    文章

    12013

    瀏覽量

    367855
  • 摩爾定律
    +關(guān)注

    關(guān)注

    4

    文章

    638

    瀏覽量

    79771
  • AI芯片
    +關(guān)注

    關(guān)注

    17

    文章

    1978

    瀏覽量

    35787
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    集成電路應(yīng)用電路識圖方法

    本帖最后由 gk320830 于 2015-3-7 17:37 編輯 集成電路應(yīng)用電路識圖方法在無線電設(shè)備中,集成電路的應(yīng)用愈來愈廣泛,對集成電路應(yīng)用
    發(fā)表于 09-05 11:08

    CMOS射頻集成電路分析與設(shè)計

    `CMOS射頻集成電路分析與設(shè)計`
    發(fā)表于 10-21 15:06

    電路分析中的集成電路應(yīng)用電路的識圖

    傳輸分析。這一步主要分析信號輸入引腳和輸出引腳外電路。當(dāng)集成電路有多個輸入、輸出引腳時,要搞清楚是前級還是后級電路的輸出引腳;
    發(fā)表于 06-08 14:27

    【轉(zhuǎn)】電路分析中的集成電路應(yīng)用電路的識圖

    傳輸分析。這一步主要分析信號輸入引腳和輸出引腳外電路。當(dāng)集成電路有多個輸入、輸出引腳時,要搞清楚是前級還是后級電路的輸出引腳;
    發(fā)表于 06-21 20:27

    集成電路應(yīng)用電路識圖方法分享

    的。  ?、谛盘杺鬏?b class='flag-5'>分析。這一步主要分析信號輸入引腳和輸出引腳外電路。當(dāng)集成電路有多個輸入、輸出引腳時,要搞清楚是前級還是后級電路的輸出引腳
    發(fā)表于 07-13 09:27

    集成電路背面研磨(Backside Polishing)

    。主要目的在使后續(xù)的EMMI或OBIRCH可以順利從芯片背面進行分析。應(yīng)用:Backside EMMI / OBIRCH之樣品前處理關(guān)于宜特:iST始創(chuàng)于1994年的***,主要以提供集成電路行業(yè)可靠性
    發(fā)表于 10-24 10:57

    關(guān)于分立器件和集成電路的問題

    分立器件和集成電路在電子未來的發(fā)展上是相對的嗎?在下無知學(xué)生party,請教各位,勿噴。感謝
    發(fā)表于 01-07 08:20

    集成電路報告專家征集

    [size=13.3333px]集成電路報告專家征集失效分析 趙工 半導(dǎo)體元器件失效分析可靠性測試 2月6日集成電路培訓(xùn)
    發(fā)表于 02-06 12:43

    模擬集成電路分析與設(shè)計

    模擬集成電路分析與設(shè)計
    發(fā)表于 05-18 08:50

    關(guān)于TTL集成電路與CMOS集成電路看完你就懂了

    關(guān)于TTL集成電路與CMOS集成電路看完你就懂了
    發(fā)表于 09-28 09:06

    集成電路相關(guān)參數(shù)和故障表現(xiàn)

    集成電路相關(guān)參數(shù)和故障表現(xiàn) 集成電路各項參數(shù)一般對分析電路的工作原理作用不大,但對于電路的故障
    發(fā)表于 01-16 10:45 ?877次閱讀

    集成電路分析與設(shè)計

    集成電路分析與設(shè)計》課程,主要介紹CMOS數(shù)字集成電路設(shè)計的基礎(chǔ)知識共40課時(32理論課時+8實驗課時)完成4個實驗,對準(zhǔn)備從事IC行業(yè)的學(xué)生來講,本課程只是一個基礎(chǔ),還需要繼續(xù)深入學(xué)習(xí)更多
    發(fā)表于 08-02 17:17 ?0次下載

    分析與設(shè)計模擬集成電路

    分析與設(shè)計模擬集成電路資料免費下載。
    發(fā)表于 06-15 14:18 ?46次下載

    集成電路封裝失效分析方法

    集成電路封裝失效分析就是判斷集成電路失效中封裝相關(guān)的失效現(xiàn)象、形式(失效模式),查找封裝失效原因,確定失效的物理化學(xué)過程(失效機理),為集成電路封裝糾正設(shè)計、工藝改進等預(yù)防類似封裝失效
    的頭像 發(fā)表于 06-21 08:53 ?1722次閱讀

    集成電路分為幾類?集成電路的應(yīng)用領(lǐng)域分析

    和系統(tǒng)。集成電路可以分為邏輯電路、存儲器和模擬電路等多種類型。以下是對于集成電路的分類和應(yīng)用領(lǐng)域的詳細(xì)
    的頭像 發(fā)表于 08-29 16:14 ?8400次閱讀