納米電子研究中心imec和EDA公司Cadence設計系統(tǒng)公司宣布，他們已經(jīng)完成了第一個使用5納米制造工藝制造的測試芯片的磁帶。

磁帶輸出的目標是包括極紫外(EUV)光刻以及193nm浸沒式光刻。

磁帶中沒有有源器件，這只是金屬2和金屬3的后端圖案，以及它們之間的切口，鏈接和通孔結(jié)構(gòu)。目標晶體管是FinFET，M2和M3信息來自完整的處理器設計，盡管前端不包含在磁帶輸出中。

在9T庫上放置和布線(紅色：M2層;其他顏色：彩色切割層)

Imec和Cadence正在使用自對準四重圖案和EUV光刻的混合。金屬間距從標稱的32nm間距縮放到24nm間距，以推動圖案化的極限。雙方?jīng)]有聲明使用了哪種處理器，但這種設計通常使用Cortex-A系列處理器完成，該處理器在前一節(jié)點上具有良好的特性。

“制造M2和M3的目的是了解相互作用imec首席工程師Praveen Raghavan說：“圖案化，蝕刻，平版印刷，金屬化，功率性能，工藝窗口和規(guī)則集學習”。但是，在使用Cadence的Innovus工具的地方和路線中，采用了完整的處理器器件模型，寄生效應和時序收斂。整個處理器和SRAM都被放置在設計中，但目前磁帶輸出只是M2-via-M3。

imec的團隊計劃至少以三種方式暴露磁帶：

1。用于M2和M3的SAQP，193i用于多次曝光的切割和過孔。

2。用于M2和M3的SAQP，帶有EUV，用于單次曝光的切割和過孔。

3。 EU，M2，M3和過孔沒有削減。