今天的關(guān)鍵瓶頸設(shè)計(jì)團(tuán)隊(duì)并不是設(shè)計(jì)芯片系統(tǒng)的復(fù)雜性,也不是設(shè)計(jì)時(shí)間短,而是設(shè)計(jì)的驗(yàn)證。
驗(yàn)證設(shè)計(jì)在整個(gè)過程中的功能是否正確設(shè)計(jì)流程是一種資源匱乏。一個(gè)設(shè)計(jì)團(tuán)隊(duì)估計(jì)其CPU周期的90%用于模擬。對(duì)50%-70%的人力資源進(jìn)行驗(yàn)證的估計(jì)是常見的。只會(huì)變得更糟 - 驗(yàn)證復(fù)雜性隨著設(shè)計(jì)規(guī)模的增加呈指數(shù)增長。除非驗(yàn)證瓶頸得到解決,否則未來電子系統(tǒng)的成本將會(huì)上漲。
解決問題需要新的軟件工具和/或方法,就像過去一樣。例如,當(dāng)物理設(shè)計(jì)成為瓶頸時(shí),開發(fā)了自動(dòng)布局和路徑工具來取代布局編輯器。當(dāng)designentry成為問題時(shí),開發(fā)了綜合工具,以便為每個(gè)設(shè)計(jì)師提供更多的功能。然而,驗(yàn)證仍然是一項(xiàng)手動(dòng)任務(wù)。這對(duì)于具有數(shù)千門的設(shè)計(jì)是可以接受的,但是對(duì)于當(dāng)今復(fù)雜的,數(shù)百萬門的設(shè)計(jì)來說,手動(dòng)驗(yàn)證是非常有限的,這些設(shè)計(jì)太大而且復(fù)雜,無法在合理的數(shù)量內(nèi)完全檢查時(shí)間。
公司正在努力解決這個(gè)問題,并投入大量資金投入人力和技術(shù)解決方案。此外,芯片上系統(tǒng)(SoC)將其自身的驗(yàn)證問題融入其中。 SoC工程師面臨的一些問題涉及外部開發(fā)的知識(shí)產(chǎn)權(quán)(IP)的集成和驗(yàn)證以及硬件與其嵌入式軟件之間的交互。隨著越來越多的設(shè)計(jì)包括外部開發(fā)的IP,公司將如何整合和驗(yàn)證這些模塊作為其整個(gè)系統(tǒng)的一部分?而且,隨著更多的片上系統(tǒng)設(shè)計(jì)包括處理器,公司將如何解決硬件和嵌入式軟件之間復(fù)雜的相互依賴性?很明顯,驗(yàn)證將繼續(xù)成為一個(gè)嚴(yán)重的問題,需要重新考慮驗(yàn)證方法。
工程團(tuán)隊(duì)必須采用新的驗(yàn)證方法,才能具有競爭力。由于芯片中出現(xiàn)意外情況而錯(cuò)過市場窗口可能是災(zāi)難性的。想象一下,個(gè)人計(jì)算機(jī)制造商不得不重新設(shè)計(jì)芯片并延遲其PC的運(yùn)輸,因?yàn)橹钡皆O(shè)計(jì)周期的后期才發(fā)現(xiàn)一個(gè)嚴(yán)重的錯(cuò)誤。
驗(yàn)證不完整或不充分是設(shè)計(jì)失敗和產(chǎn)品被迫的原因想念他們的市場窗口。但它不一定是這樣。復(fù)雜的芯片,系統(tǒng)和SoCdesigns迫使我們重新考慮我們的驗(yàn)證方法。我們不得不更新和改善我們的環(huán)境。
解決這個(gè)瓶頸包括在設(shè)計(jì)流程中更早地移動(dòng)驗(yàn)證,以便盡可能少地保持當(dāng)前流量的自動(dòng)化手動(dòng)任務(wù)。
一般來說,定義和討論驗(yàn)證是值得的。驗(yàn)證的良好工作定義是“證明設(shè)計(jì)符合您的要求。”具體來說,工程師根據(jù)設(shè)計(jì)編寫測試并檢查它是如何對(duì)這些測試做出反應(yīng)的。但是,由于當(dāng)今設(shè)計(jì)的復(fù)雜性,工程師如何知道設(shè)計(jì)已經(jīng)過全面測試,發(fā)現(xiàn)了所有的錯(cuò)誤?他們?cè)趺粗浪麄冇袦y試了芯片的每一種可能用途?一種常見的方法是繼續(xù)手動(dòng)編寫新測試并運(yùn)行模擬直到工程師停止發(fā)現(xiàn)錯(cuò)誤,但這個(gè)過程很快就變得不可能了。
更好的方法是自動(dòng)化驗(yàn)證過程。自動(dòng)生成功能測試,數(shù)據(jù),時(shí)間檢查和功能覆蓋分析有助于工程師發(fā)現(xiàn)他們沒有想到的錯(cuò)誤 - 通常由目標(biāo)系統(tǒng)的規(guī)范和/或意外使用中的模糊引起的錯(cuò)誤。并且適當(dāng)?shù)母采w率指標(biāo)可以快速指出設(shè)計(jì)的哪些部分尚未經(jīng)過測試。這些指標(biāo)非常重要,因?yàn)樗鼈兲峁┝蓑?yàn)證進(jìn)度和驗(yàn)證效率的視圖。
驗(yàn)證已成為電子設(shè)計(jì)中最關(guān)鍵的瓶頸。它必須立即解決,否則成本合計(jì)的電子系統(tǒng)將會(huì)飆升。這只能通過自動(dòng)化驗(yàn)證過程來實(shí)現(xiàn)。自動(dòng)化將對(duì)設(shè)計(jì)進(jìn)行更全面的測試,從而創(chuàng)建更高質(zhì)量的產(chǎn)品,并且它可以比目前使用的任何手動(dòng)過程更快地實(shí)現(xiàn)這一目標(biāo)。
-
芯片
+關(guān)注
關(guān)注
460文章
52520瀏覽量
440967 -
PCB打樣
+關(guān)注
關(guān)注
17文章
2977瀏覽量
22577 -
華強(qiáng)PCB
+關(guān)注
關(guān)注
8文章
1831瀏覽量
28609 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43929
發(fā)布評(píng)論請(qǐng)先 登錄
LED產(chǎn)業(yè)發(fā)展面臨六大瓶頸
智能家居發(fā)展的瓶頸是什么?如何才能突破瓶頸?
物聯(lián)網(wǎng)發(fā)展有什么瓶頸?
各種驗(yàn)證技術(shù)在SoC設(shè)計(jì)中的應(yīng)用
通用微處理器功能驗(yàn)證中的仿真加速
Mentor驗(yàn)證解決方案在龍芯處理器設(shè)計(jì)中的應(yīng)用
SOC設(shè)計(jì)驗(yàn)證方法的探索
基于覆蓋率的功能驗(yàn)證方法

基于OVM驗(yàn)證平臺(tái)的IP芯片驗(yàn)證
SoC設(shè)計(jì)的可擴(kuò)展驗(yàn)證解決方案

通過靜態(tài)時(shí)序分析驗(yàn)證設(shè)計(jì)的正確性
如何解決大芯片的驗(yàn)證痛點(diǎn)

使用內(nèi)存VIP檢測和避免內(nèi)存瓶頸

如何解決電子元器件遭遇高溫環(huán)境使用效能大打折扣的技術(shù)瓶頸

評(píng)論