一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Sandcraft改善了與Sapphire的FormIT的時(shí)序關(guān)聯(lián)

PCB線路板打樣 ? 來源:LONG ? 2019-08-13 09:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

微處理器提供商Sandcraft使用FormIT提供芯片設(shè)計(jì),F(xiàn)ormIT是Sapphire Design Automation的一種新型物理設(shè)計(jì)工具,提供電氣分析,放置和優(yōu)化。 Sandcraft的CAD總監(jiān)Salah Gasti在此描述了FormIT如何幫助Sandcraft實(shí)現(xiàn)更好的布局并提高路線前時(shí)序估計(jì)的準(zhǔn)確性。但是,Gasti希望在路由領(lǐng)域看到一些額外的功能。 Sapphire的FormIT用于包含隨機(jī)邏輯的20%的設(shè)計(jì);其他80%使用自定義布局方法完成。

Sapphire還提供了噪聲和功耗分析的配套工具,本示例中未使用這些工具。

EEdesign:您使用Sapphire的FormIT進(jìn)行了哪些設(shè)計(jì)?

Gasti:這是我們最新的處理器,64位Mips處理器,具有多種擴(kuò)展功能。它有1000萬到1500萬個(gè)晶體管。我們在隨機(jī)邏輯部分使用了經(jīng)過綜合的工具。

EEdesign:你以前的工具流程是什么,有什么問題?

Gasti:我們使用Synopsys [Design Compiler],使用布局布線工具 - 我不想識(shí)別供應(yīng)商。我們有小塊。平均值就像8-K門。但它們過度約束,速度非常非常重要。我們遇到的一個(gè)大問題是我們的綜合和路線后時(shí)間估計(jì)之間的差異。差異有時(shí)超過三分之一。我們需要有更好的貼裝工具,所以我們得到了Sapphire。

EEdesign:您對FormIT有哪些改進(jìn)?

Gasti :我們80%的時(shí)間都獲得了更好的結(jié)果。他們有放置優(yōu)化,我們可以升級(jí)和縮小[緩沖],這也允許時(shí)序收斂。他們沒有邏輯重組 - 我相信他們正在努力。但每次我將Sapphire的結(jié)果與具有邏輯重組的工具進(jìn)行比較時(shí),Sapphire仍然會(huì)給出更好的結(jié)果。

在前一代產(chǎn)品中,合成產(chǎn)品和我們的產(chǎn)品之間可能存在三分之一的時(shí)間差異。當(dāng)經(jīng)過藍(lán)寶石時(shí),這種差異降到了10%?,F(xiàn)在我們不需要改變線負(fù)載模型中的任何內(nèi)容。

EEdesign:你使用了哪些FormIT功能?

加斯蒂:他們還沒有路由。他們所擁有的是能夠進(jìn)行放置,進(jìn)行優(yōu)化放置以及進(jìn)行一些自定義優(yōu)化的可能性。例如,您可以說,“我希望您只優(yōu)化10條最差路徑?!比绻龅綋砣麊栴},或者有太多單元格非常緊的塊,只需優(yōu)化10條最差路徑就可以讓您接近目標(biāo)。

它們也有很好的時(shí)序分析工具,所以你可以看到芯片的表現(xiàn)。路由后可以進(jìn)行反向注釋。此外,他們有能力修復(fù)保持時(shí)間。他們可以創(chuàng)建時(shí)鐘樹,我們使用它來為我們的掃描鏈插入時(shí)鐘樹緩沖區(qū)。

EEdesign:FormIT如何適合您的設(shè)計(jì)流程?

Gasti:我們在合成后使用它。放置完成后,我們進(jìn)入路由器 - 我們不會(huì)重做[Sapphire]放置。然后我們進(jìn)入時(shí)序驗(yàn)證,LVS [布局與原理圖]和提取。

EEdesign:FormIT是否加速了設(shè)計(jì)過程?

加斯蒂:是的。在此之前,我們合成,做了布局和布線,進(jìn)行了就地優(yōu)化,運(yùn)行了ECO [工程變更單]并希望有時(shí)間收斂?,F(xiàn)在我們有一個(gè)一步過程,可以讓事情更快完成。

EEdesign:誰在你的工廠運(yùn)行FormIT?邏輯設(shè)計(jì)師是否容易學(xué)習(xí)?

Gasti:我們運(yùn)行它。它由邏輯設(shè)計(jì)師使用,而不是由布局人員使用。這很容易學(xué)習(xí)。

EEdesign:FormIT是否會(huì)生成易于路由的展示位置?

加斯蒂:在這個(gè)領(lǐng)域他們有點(diǎn)缺乏。我們要求他們做出改進(jìn),我們看到他們的第二代有所改進(jìn)。有些街區(qū)在第一代遇到了一些擁堵問題。

EEdesign:您是否看過其他一些新的物理設(shè)計(jì)解決方案?藍(lán)寶石如何比較?

Gasti:我們看過Avanti,Cadence,Sapphire和Monterey - 我們沒有看[Synopsys]物理編譯器。我相信藍(lán)寶石對于我們正在進(jìn)行的時(shí)間限制塊更好。

EEdesign:您希望看到的任何缺點(diǎn)或區(qū)域有所改進(jìn)嗎?

加斯蒂:嗯,我確實(shí)相信一個(gè)缺點(diǎn)就是他們還沒有做路由。問題是,放置可能沒問題,但如果你沒有全局路由器,你最終會(huì)遇到擁塞等問題。如果路由在他們手中,他們可以做很多安置并處理所有這些問題。另一件事是,如果你有路由,噪音分析真的會(huì)更準(zhǔn)確。但是,我認(rèn)為他們有一個(gè)相當(dāng)強(qiáng)大的噪音分析工具。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Sapphire Rapids與OpenVINO?工具套件是否兼容?

    無法確定 Sapphire Rapids 與 OpenVINO? 工具套件的兼容性
    發(fā)表于 03-05 06:55

    IIC總線時(shí)序啟動(dòng)時(shí)序

    1. IIC描述上圖說明了在IIC總線拓?fù)渲袘?yīng)該含有至少一個(gè)微控制器。該控制器通過IIC總線的SCL和SDA線與其他關(guān)聯(lián)設(shè)備進(jìn)行通信?;趥鹘y(tǒng)的串行總線通信機(jī)制,IIC總線通信也是通過SDA與SCL
    發(fā)表于 11-29 06:20

    時(shí)序約束與時(shí)序分析 ppt教程

    時(shí)序約束與時(shí)序分析 ppt教程 本章概要:時(shí)序約束與時(shí)序分析基礎(chǔ)常用時(shí)序概念QuartusII中的時(shí)序
    發(fā)表于 05-17 16:08 ?0次下載

    時(shí)序關(guān)聯(lián)/質(zhì)理檢驗(yàn)方針助縮短開發(fā)周期

    時(shí)序簽核工具的評估流程并不完善。在多數(shù)情況下,工程師只對比較新工具與PT感興趣,很少關(guān)心它們的SPICE關(guān)聯(lián)。具體原因有以下幾點(diǎn)
    發(fā)表于 03-10 09:38 ?794次閱讀

    靜態(tài)時(shí)序分析在高速 FPGA設(shè)計(jì)中的應(yīng)用

    介紹采用STA (靜態(tài)時(shí)序分析)對FPGA (現(xiàn)場可編程門陣列)設(shè)計(jì)進(jìn)行時(shí)序驗(yàn)證的基本原理,并介紹幾種與STA相關(guān)聯(lián)
    發(fā)表于 05-27 08:58 ?70次下載
    靜態(tài)<b class='flag-5'>時(shí)序</b>分析在高速 FPGA設(shè)計(jì)中的應(yīng)用

    淺析磁隔離對延遲時(shí)序性能的改善

    本文將討論這兩種隔離解決方案,重點(diǎn)論述磁隔離對延遲時(shí)序性能的改善,以及由此給電機(jī)控制應(yīng)用在系統(tǒng)層面帶來的好處。
    的頭像 發(fā)表于 11-07 14:21 ?4761次閱讀

    FPGA之時(shí)序電路的理解

    時(shí)序邏輯電路對于組合邏輯的毛刺具有容忍度,從而改善電路的時(shí)序特性。同時(shí)電路的更新由時(shí)鐘控制。
    發(fā)表于 11-24 11:17 ?3559次閱讀
    FPGA之<b class='flag-5'>時(shí)序</b>電路的理解

    Sapphire基于Web的噪聲分析知識(shí)簡介

    加利福尼亞州圣克拉拉 - 一個(gè)新的網(wǎng)站將為IC設(shè)計(jì)人員提供噪聲分析和校正工具,本周藍(lán)寶石設(shè)計(jì)公司將推出這一網(wǎng)站自動(dòng)化。 NoiseCorrect.com網(wǎng)站將提供對Sapphire的NoiseView和NoiseIT工具的免費(fèi)但有限的訪問,以及與深亞微米IC中的噪聲避免相關(guān)的大量技術(shù)信息。
    的頭像 發(fā)表于 08-13 10:40 ?2182次閱讀

    從已布線設(shè)計(jì)中提取模塊用于評估時(shí)序收斂就緒狀態(tài)

    本文旨在提供一種方法,以幫助設(shè)計(jì)師判斷給定模塊是否能夠在空裸片上達(dá)成時(shí)序收斂。 如果目標(biāo)模塊無法在空裸片上達(dá)成非關(guān)聯(lián) (OOC) 時(shí)序收斂,則恐難以與設(shè)計(jì)其余部分達(dá)成關(guān)聯(lián)
    發(fā)表于 08-02 11:37 ?789次閱讀
    從已布線設(shè)計(jì)中提取模塊用于評估<b class='flag-5'>時(shí)序</b>收斂就緒狀態(tài)

    英特爾發(fā)布關(guān)于Sapphire Rapids的簡短更新

    作為英特爾首款tiled至強(qiáng)處理器,Sapphire Rapids也是英特爾首款提供可選片內(nèi)HBM內(nèi)存的CPU,被命名為Sapphire Rapids Plus HBM。增加的64GB HBM2e使它成為一個(gè)相當(dāng)復(fù)雜和昂貴的芯片
    的頭像 發(fā)表于 08-11 09:21 ?1388次閱讀

    時(shí)序至關(guān)重要:改善分?jǐn)?shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

    時(shí)序至關(guān)重要:改善分?jǐn)?shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況
    發(fā)表于 11-04 09:50 ?1次下載
    <b class='flag-5'>時(shí)序</b>至關(guān)重要:<b class='flag-5'>改善</b>分?jǐn)?shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

    淺談時(shí)序設(shè)計(jì)和時(shí)序約束

    ??本文主要介紹時(shí)序設(shè)計(jì)和時(shí)序約束。
    的頭像 發(fā)表于 07-04 14:43 ?1890次閱讀

    磁隔離對延遲時(shí)序性能的改善

    電子發(fā)燒友網(wǎng)站提供《磁隔離對延遲時(shí)序性能的改善.pdf》資料免費(fèi)下載
    發(fā)表于 11-27 09:44 ?0次下載
    磁隔離對延遲<b class='flag-5'>時(shí)序</b>性能的<b class='flag-5'>改善</b>

    SAPPHIRE SF NX 簡介

    ? Coherent Sapphire 系列光泵半導(dǎo)體激光器 (OPSL) 正在不斷擴(kuò)展,可在 488 nm 和 532 nm 波長處提供極其穩(wěn)定的單頻輸出。 如何讓寶石熠熠發(fā)輝?Coherent
    的頭像 發(fā)表于 06-06 06:34 ?552次閱讀
    <b class='flag-5'>SAPPHIRE</b> SF NX 簡介

    利用TSN以太網(wǎng)特性改善工業(yè)以太網(wǎng)控制器的時(shí)序

    電子發(fā)燒友網(wǎng)站提供《利用TSN以太網(wǎng)特性改善工業(yè)以太網(wǎng)控制器的時(shí)序.pdf》資料免費(fèi)下載
    發(fā)表于 08-30 10:53 ?0次下載
    利用TSN以太網(wǎng)特性<b class='flag-5'>改善</b>工業(yè)以太網(wǎng)控制器的<b class='flag-5'>時(shí)序</b>