上個月是關(guān)于當(dāng)今FPGA封裝缺點(diǎn)的系列專欄中的第一篇。本月，我將確定具體的包裝問題。

在詳細(xì)說明具體細(xì)節(jié)之前，花些時間來研究它們的來源是有用的。我們目前遇到的問題是設(shè)計不良的包裝造成的。容納FPGA器件的封裝很少受到關(guān)注，并以最便宜的價格生產(chǎn)。

重點(diǎn)一直是，現(xiàn)在仍然是以最低的成本將最多的功能打包到單個包中。在許多情況下，軟件包由第三方設(shè)計組設(shè)計，并通過第三方供應(yīng)商提供。

這與我們之前看到的IC封裝（例如四方扁平封裝）的問題大致相同。早期的CMOS和TTL部件足夠慢，封裝寄生效應(yīng)對性能影響不大。類似地，邏輯功能主要是真值表執(zhí)行準(zhǔn)確性的函數(shù)。

制造商不需要使用評估電路進(jìn)行測試？他們只需要確保零件正確執(zhí)行其邏輯功能，然后他們開始銷售設(shè)計。這使得許多不熟悉邏輯電氣工程方面的公司進(jìn)入了設(shè)備業(yè)務(wù)。 （ECL制造商，早期高速邏輯的供應(yīng)商，沒有使用這種簡單的模型。）

技術(shù)的進(jìn)步使得設(shè)計CMOS部件變得容易，其速度與任何ECL一樣快設(shè)備。不幸的是，隨著器件速度的提高，器件封裝引線電感產(chǎn)生的問題也越來越多。

具體而言，進(jìn)出器件封裝的電源路徑中的不需要的電感會產(chǎn)生Vcc和接地反彈（也稱為同步開關(guān)噪聲，SSN）。 SSN的失敗很少表現(xiàn)出來，因此通常很難將其原因追溯到錯誤的包裹。

這個問題更復(fù)雜，因?yàn)樵O(shè)備制造商沒有提供有關(guān)封裝細(xì)節(jié)的任何數(shù)據(jù)。當(dāng)故障被追溯到封裝時，沒有任何辦法可以解決問題，無論是在設(shè)備本身還是安裝在其上的PCB上。

下個月：可能是什么完成系統(tǒng)設(shè)計以解決FPGA封裝問題。

Lee Ritchey是Speeding Edge的創(chuàng)始人兼總裁，Speeding Edge是一家專注于高速PCB和系統(tǒng)設(shè)計領(lǐng)域的領(lǐng)先行業(yè)培訓(xùn)和咨詢公司。