一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

用于FPGA的EDA工具打破了復(fù)雜性的僵局

電子設(shè)計 ? 2019-08-13 16:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半導(dǎo)體制造業(yè)的進(jìn)步是主要原因因為FPGA越來越受歡迎。只要工程師只使用PLD或FPGA來實現(xiàn)相對簡單的膠合邏輯電路,使用提供更大靈活性和更低成本成本的ASIC器件就是在IC上實現(xiàn)特定功能的唯一解決方案。 FPGA供應(yīng)商現(xiàn)在正在制造130納米和90納米半間距尺寸的器件。這些器件不僅使設(shè)計人員能夠?qū)崿F(xiàn)需要超過一百萬個邏輯門的電路,而且還提供豐富的IP(知識產(chǎn)權(quán))內(nèi)核庫存,從而減少開發(fā)時間和成本。同時,采用相同的130和90納米技術(shù)制造的ASIC器件的NRE(非重復(fù)工程)成本也大幅上升。需要一套新掩碼的錯誤很容易花費25萬到100萬美元,具體取決于錯誤的嚴(yán)重程度。

因此,管理人員經(jīng)常選擇使用FPGA設(shè)備,無論是產(chǎn)品的整個生命周期,如果應(yīng)用程序只需要幾萬個設(shè)備,或者用于原型設(shè)計和數(shù)量增加。一旦批量生產(chǎn)表明設(shè)計穩(wěn)定,工程師就可以將設(shè)計移植到ASIC設(shè)備上。移植通常很容易,因為在大多數(shù)應(yīng)用中,工程師不會利用器件的現(xiàn)場可編程性,這是將這些器件與PLD區(qū)分開來的主要特征。 FPGA器件很有吸引力,因為修改實現(xiàn)的成本實際上等于工程開發(fā)成本。因此,它們允許工程師使用有吸引力的調(diào)試方法,尤其是在嵌入式系統(tǒng)中,其中硬件和軟件的集成需要盡可能早的開發(fā)周期中的硬件原型。 FPGA架構(gòu)中缺少標(biāo)準(zhǔn)微處理器內(nèi)核嚴(yán)重阻礙了工程師將這些器件用于嵌入式軟件應(yīng)用。但是,從130納米工藝節(jié)點開始,Altera和Xilinx都提供了微處理器內(nèi)核,而ARM也在為FPGA量身定制的庫中提供了許多標(biāo)準(zhǔn)微處理器內(nèi)核。設(shè)計人員還需要一個協(xié)處理器和外設(shè)IP核庫,以使用FPGA器件實現(xiàn)真正的SOC(片上系統(tǒng))產(chǎn)品(參見附文“嵌入式軟件和FPGA:黃金時段的合作伙伴關(guān)系”)。

來自FPGA供應(yīng)商的今天產(chǎn)品的密度和速度使IP供應(yīng)商確信將其產(chǎn)品移植到FPGA。 DSP核心和圖形顯示核心正在變得可用。當(dāng)然,內(nèi)核和專有邏輯塊必須在設(shè)備內(nèi)相互通信,而工程師直到最近才使用總線實現(xiàn)此任務(wù)。所有三種流行的微處理器內(nèi)核 - 來自Altera的Nios和ARM922T(通過與ARM的許可協(xié)議)和來自Xilinx的PowerPC(通過與IBM的許可協(xié)議) - 使用標(biāo)準(zhǔn)總線。但是,在核心之間傳輸數(shù)據(jù)和控制信息所需的速度激發(fā)了Nallatech為FPGA開發(fā)更快的通信方法。

系統(tǒng)通信可能消耗多達(dá)80%的應(yīng)用程序根據(jù)Nallatech的系統(tǒng)應(yīng)用工程師Craig Sanderson的說法,開發(fā)時間。用于FPGA計算應(yīng)用的Dimetalk通信開發(fā)工具使開發(fā)人員能夠部署基于分組的網(wǎng)絡(luò),該網(wǎng)絡(luò)可以跨越使用多個FPGA的系統(tǒng)。設(shè)計人員可以在網(wǎng)絡(luò)中的任何位置部署接口節(jié)點,也可以插入塊以與外部接口進(jìn)行通信。

廣泛使用FPGA進(jìn)行系統(tǒng)設(shè)計的最大障礙是他們的單位成本。即使是大批量生產(chǎn),一個FPGA器件的成本也高于ASIC或結(jié)構(gòu)化ASIC技術(shù)中實現(xiàn)的相同設(shè)計的成本。但越來越多的是,制造過程中零件的單位成本在整體產(chǎn)品成本方程中失去意義,因為與每種新的可用工藝技術(shù)相關(guān)的開發(fā)成本和與失去的市場機(jī)會相關(guān)的成本至少升級了一個數(shù)量級。與此同時,ASIC和FPGA之間器件單位成本的差異正在變小。

供應(yīng)商提供的工具

自6月以來,Actel, Altera,Lattice和Xilinx都推出了新版本的軟件。所有FPGA供應(yīng)商都在其產(chǎn)品中捆綁第三方軟件。 EDA供應(yīng)商為FPGA供應(yīng)商提供定制版本的產(chǎn)品,這些產(chǎn)品通常不提供原始工具的所有功能和功能,因為FPGA供應(yīng)商以更低的價格提供他們的工具。

Actel的理念是將資源集中在布局和布線的后端流程上,這需要對架構(gòu)有深入,清晰的理解。 Actel是1994年引入FPGA靜態(tài)時序分析的領(lǐng)導(dǎo)者,幫助設(shè)計人員在將設(shè)計提交到芯片之前實現(xiàn)時序收斂。該公司與傳統(tǒng)的EDA供應(yīng)商合作,提供前端工具,如Mentor Graphics的ModelSim邏輯模擬器,Synplicity的邏輯綜合Synplify和用于物理綜合的Magma's Palace。它集成了Libero IDE(集成設(shè)計環(huán)境)中的工具,根據(jù)客戶需求提供三種配置,售價為595美元至2595美元。 FPGA開發(fā)的設(shè)計流程變得復(fù)雜(圖1)。對于喜歡使用自己的EDA工具的設(shè)計師,Actel的Designer包括布局布線工具以及靜態(tài)時序分析產(chǎn)品。

Altera通過CD和基于Web的產(chǎn)品為其客戶提供Quartus II軟件。 Web產(chǎn)品為用戶提供150天后過期的許可證,并且不支持所有Altera設(shè)備。 Altera自成立以來投入了大量資金開發(fā)和支持自己的設(shè)計工具。它內(nèi)部開發(fā)了FPGA開發(fā)流程中的幾乎所有工具,包括邏輯和物理綜合工具。它認(rèn)為,當(dāng)FPGA供應(yīng)商為新產(chǎn)品開發(fā)架構(gòu)和綜合工具時,與沒有合成技術(shù)知識相比,它可以更好地了解優(yōu)化器件結(jié)構(gòu)的最佳方法。邏輯仿真是Altera專門使用第三方產(chǎn)品的唯一領(lǐng)域。 Quartus II提供了Altera版本的Mentor Graphics的ModelSim,但也支持Cadence的Incisive仿真平臺。您還可以使用Synplicity和Synopsys中的工具以及Quartus II中提供的工具。最新版本的Quartus II引入了時序和資源優(yōu)化功能,以指導(dǎo)用戶在設(shè)計周期中使用。在使用嵌入式邏輯分析儀查看器SignalTap II進(jìn)行調(diào)試時,工程師也會獲得幫助。 Quartus II軟件可以獲得2000美元的年度訂購許可。

萊迪思半導(dǎo)體發(fā)布了ispLever設(shè)計工具套件4.1版。它包括將可編程邏輯設(shè)計從概念到實現(xiàn)的所有工具。它包括用于設(shè)計輸入,項目管理,設(shè)計擬合,布局布線,布局規(guī)劃,器件編程和片上邏輯分析的工具。工程師可以選擇Synplicity或Mentor的合成產(chǎn)品,也可以獲得針對基于萊迪思的設(shè)計定制的ModelSim版本。萊迪思還提供自己的功能模擬器。 ispLever的定價從995美元開始。

Xilinx是另一家在EDA工具開發(fā)方面投入了大量資金的FPGA供應(yīng)商;設(shè)計人員可以從ISE設(shè)計工具的五種配置中進(jìn)行選擇。該公司最近使用6.3i版更新了其ISE開發(fā)環(huán)境,該版本支持FPGA用戶完整的前端到后端流程。在前端,ISE包括Pace和ISE Floorplanner布局規(guī)劃工具。 Xilinx還收購了Hier Design,現(xiàn)在提供RTL平面圖Plan Ahead作為ISE客戶的獨立可購買選項。工程師可以使用ModelSim或Synopsys Verilog模擬器和ISE。 Project Navigator是ISE的主要任務(wù)管理器,它允許用戶配置和驅(qū)動設(shè)計實現(xiàn)。 ISE提供了Xilinx內(nèi)部開發(fā)的綜合工具,但Synplicity,Mentor和Synopsys也提供了工程師可以與ISE結(jié)合使用的綜合工具。 ISE的五種配置價格從免費的Web可下載軟件包到ISE Foundation,價格為2495美元。

第三方工具

多年來,可編程設(shè)備非常簡單,以至于EDA供應(yīng)商發(fā)現(xiàn)他們無法充分利用這些工具來證明進(jìn)入市場的合理性。大多數(shù)使用FPGA和PLD設(shè)備的工程師都是印刷電路板開發(fā)人員,他們無法使用針對IC設(shè)計的EDA工具。 FPGA供應(yīng)商開發(fā)了自己的基于原理圖的工具,因為即使在今天,印制電路板設(shè)計人員也使用原理圖將設(shè)計納入開發(fā)流程。供應(yīng)商要么為批量客戶提供免費的FPGA工具,要么以低于1000美元的價格出售。隨著設(shè)備變得越來越復(fù)雜,工程師開始希望在面板上實現(xiàn)設(shè)計之前驗證設(shè)計,因為使用示波器或邏輯分析儀調(diào)試電路變得非常耗時。 Model Technology現(xiàn)已成為Mentor Graphics的一部分,很快進(jìn)入市場,現(xiàn)在在FPGA驗證方面處于領(lǐng)先地位,盡管其他一些EDA供應(yīng)商也在這個市場上占有一席之地。

今天,工程師還需要強(qiáng)大的綜合工具來開發(fā)FPGA設(shè)計,大多數(shù)支持ASIC綜合的EDA供應(yīng)商也為FPGA提供工具。其他供應(yīng)商,如Altium和Aldec,其主要市場是印刷電路板開發(fā),也已經(jīng)認(rèn)識到設(shè)計人員必須采用系統(tǒng)方法進(jìn)行產(chǎn)品開發(fā)。工程師不能再將FPGA視為單獨的系統(tǒng),而不會影響電路板的其他部分。 EDA公司正在提供與后端,特定于供應(yīng)商的FPGA工具無縫集成的流程。雖然這些工具的成本通常高于FPGA供應(yīng)商的工具,但它們提供了更多功能,并允許設(shè)計人員獨立于FPGA供應(yīng)商工作。除了可以簡化FPGA器件和印刷電路板集成的產(chǎn)品外,傳統(tǒng)的EDA供應(yīng)商還將測試和綜合作為最適合第三方支持的兩個細(xì)分市場。

設(shè)計驗證數(shù)據(jù)是開發(fā)IC的最大成本,并且隨著設(shè)備的復(fù)雜性和尺寸隨著可用設(shè)備的復(fù)雜性而增長,它正在成為FPGA設(shè)計中的重要費用。隨著越來越多接受ASIC開發(fā)培訓(xùn)的工程師轉(zhuǎn)向FPGA器件,他們傾向于使用他們熟悉的硬件描述語言。曾經(jīng)幾乎不存在于FPGA市場中的Verilog正在獲得市場份額。 Bluespec和Mentor Graphics支持最新版本的Verilog SystemVerilog。 Mentor Graphics的ModelSim仍然是FPGA市場上最流行的邏輯模擬器。它支持設(shè)計人員現(xiàn)在可用的所有硬件描述語言。 Cadence的Incisive仿真平臺和Synopsys的VCS主要出現(xiàn)在將FPGA設(shè)計融入傳統(tǒng)ASIC設(shè)計的設(shè)計流程中。

工程師也開始使用支持更高級別的設(shè)計語言抽象,例如C及其面向硬件的方言,以及MathWorksMatlab。 Mentor推出Catapult C產(chǎn)品,該產(chǎn)品允許設(shè)計人員合成在不定時C中描述的設(shè)計,而Catalytic提供的產(chǎn)品允許設(shè)計人員使用Matlab將浮點DSP算法轉(zhuǎn)換為定點算法。使用可用于FPGA器件的任何DSP內(nèi)核的工程師需要定點算法,而Catalytic使他們能夠驗證兩種實現(xiàn)在Matlab環(huán)境中是否相同。 FPGA的在線調(diào)試帶來了一些挑戰(zhàn)。例如,時鐘速度可以超過200 MHz,并且設(shè)計可以有多個電路以不同的時鐘速度運行。安捷倫科技公司推出了16900系列邏輯分析儀,用于解決諸如與被測設(shè)備的連接,動態(tài)探測以及以各種格式查看和分析系統(tǒng)行為等問題。

綜合

隨著設(shè)備復(fù)雜性的增加,設(shè)計人員需要更復(fù)雜的綜合工具。雖然您仍然可以僅使用邏輯綜合開發(fā)功能正確的FPGA,但最復(fù)雜的設(shè)計要求工程師也使用物理綜合來滿足時序要求。物理綜合與邏輯綜合不同,因為它在執(zhí)行電路優(yōu)化時需要考慮最終的芯片布局。物理綜合可以通過嘗試各種芯片布局方法來找到最符合要求的拓?fù)?,從而處理更?fù)雜的時序要求。除第三方工具外,Altera和Xilinx都提供自己的邏輯綜合產(chǎn)品; Actel和Lattice更愿意只提供第三方工具。

EDA供應(yīng)商Mentor和Synplicity在FPGA邏輯和物理綜合市場占據(jù)主導(dǎo)地位。直到最近,Synplicity才專注于FPGA市場;僅在最近幾年才擴(kuò)大了對結(jié)構(gòu)化和傳統(tǒng)ASIC器件的興趣。它提供了Synplify,一種邏輯綜合工具; Synplify Pro,Synplify的更強(qiáng)大版本;和Amplify,為Synplify Pro增加了物理綜合功能。 Mentor Graphics多年來一直在FPGA開發(fā)工具市場占有一席之地,但在提供有競爭力的合成產(chǎn)品方面卻很晚。通過其精確綜合工具,該公司已經(jīng)重新獲得了Synplicity失去的一些基礎(chǔ)。

Dataquest 2003年市場趨勢報告顯示,Synplicity在FPGA綜合市場的份額為44%,而Mentor的份額為43%。 Synopsys是ASIC市場中無可爭議的邏輯和物理綜合領(lǐng)導(dǎo)者,在FPGA領(lǐng)域遙遙領(lǐng)先。只要ASIC和FPGA器件的功能差異很大,供應(yīng)商就會將不同的設(shè)計團(tuán)隊分配給涉及這兩種器件的開發(fā)。雖然Synopsys之前曾兩次嘗試進(jìn)入FPGA市場,但它并未成功,最終放棄了努力。但隨著FPGA供應(yīng)商開始使用130納米和90納米工藝,F(xiàn)PGA的性能證明了它們在早期生產(chǎn)運行中用于ASIC原型設(shè)計和ASIC替代品的合理性。因此,F(xiàn)PGA設(shè)計人員也常常致力于ASIC設(shè)計。 Synplicity和Mentor都擴(kuò)展了他們的FPGA工具,以滿足一些ASIC市場的需求。因此,Synopsys再一次提供FPGA綜合工具是有意義的。 DC FPGA與流行且成功的設(shè)計編譯器綜合產(chǎn)品共享前端,并針對參與FPGA開發(fā)的ASIC設(shè)計人員。 Magma還與Palace進(jìn)入了FPGA物理綜合市場,這是Actel提供的第三方工具套件的一部分。 Bluespec推出了一種綜合產(chǎn)品,支持SystemVerilog,這是Verilog市場上最新提出的標(biāo)準(zhǔn)。

FPGA對某些DSP功能非常有效,尤其是利用并行操作的算法。許多DSP設(shè)計人員不熟悉EDA工具。相反,他們使用The MathWorks的Matlab和Simulink開始算法開發(fā),然后將他們的設(shè)計轉(zhuǎn)換為使用DSP和一些嵌入式軟件的硬件實現(xiàn)。兩年前,Accelchip推出了一款產(chǎn)品,允許工程師使用Matlab和Simulink開發(fā)和驗證算法,然后在FPGA中實現(xiàn)電路,而無需在VHDL或Verilog中手動重新實現(xiàn)設(shè)計。最近,Synplicity推出了Synplify DSP,它還允許設(shè)計人員使用Matlab和Simulink開始DSP的算法開發(fā),然后生成可以輸入到綜合工具中的RTL代碼。 Altera客戶可以使用公司內(nèi)部開發(fā)的DSP Builder將他們的Matlab和Simulink設(shè)計鏈接到Quartus II環(huán)境。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618509
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    西門子推出用于EDA設(shè)計流程的AI增強(qiáng)型工具

    西門子數(shù)字化工業(yè)軟件于 2025 年設(shè)計自動化大會 (DAC 2025) 上宣布推出用于 EDA 設(shè)計流程的 AI 增強(qiáng)型工具集,并在大會期間展示 AI 技術(shù)如何助力 EDA 行業(yè)提升
    的頭像 發(fā)表于 06-30 13:50 ?1611次閱讀

    EDA是什么,有哪些方面

    應(yīng)用領(lǐng)域 集成電路設(shè)計:EDA是芯片設(shè)計的核心工具,支持從數(shù)字/模擬電路設(shè)計到SoC(系統(tǒng)級芯片)集成,涵蓋邏輯綜合、物理布局、時鐘樹生成等。 FPGA與可編程邏輯設(shè)計:用于邏輯綜合、
    發(fā)表于 06-23 07:59

    MBSE工具+架構(gòu)建模:從效率提升到質(zhì)量賦能

    MBSE解決方案,以架構(gòu)建模為紐帶,工具鏈集成為支撐,幫助客戶有效應(yīng)對汽車電子系統(tǒng)日益增長的復(fù)雜性挑戰(zhàn)。通過打破信息孤島、實現(xiàn)變更協(xié)同、提升工具鏈流暢度,加速開發(fā)進(jìn)程、降低返工成本、提
    的頭像 發(fā)表于 06-20 10:57 ?180次閱讀
    MBSE<b class='flag-5'>工具</b>+架構(gòu)建模:從效率提升到質(zhì)量賦能

    多層PCB復(fù)雜設(shè)計怎么破?三款主流EDA工具深度解析

    與此同時,多層板設(shè)計的復(fù)雜度也大大提升,對EDA工具的選擇與實際操作經(jīng)驗提出了更高要求。 常見EDA工具推薦 目前主流
    的頭像 發(fā)表于 05-10 17:48 ?412次閱讀
    多層PCB<b class='flag-5'>復(fù)雜</b>設(shè)計怎么破?三款主流<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>深度解析

    Marvell展示2納米芯片3D堆疊技術(shù),應(yīng)對設(shè)計復(fù)雜性挑戰(zhàn)!

    隨著現(xiàn)代科技的迅猛發(fā)展,芯片設(shè)計面臨著前所未有的挑戰(zhàn)。特別是在集成電路(IC)領(lǐng)域,隨著設(shè)計復(fù)雜性的增加,傳統(tǒng)的光罩尺寸已經(jīng)成為制約芯片性能和功能擴(kuò)展的瓶頸。為了解決這一問題,3D堆疊技術(shù)應(yīng)運而生
    的頭像 發(fā)表于 03-07 11:11 ?542次閱讀
    Marvell展示2納米芯片3D堆疊技術(shù),應(yīng)對設(shè)計<b class='flag-5'>復(fù)雜性</b>挑戰(zhàn)!

    EDA2俠客島難題挑戰(zhàn)·2025已正式開啟

    (Boolean Algebra)的基礎(chǔ)理論,絕大部分問題的算法復(fù)雜度都是 NP-Complete,所以需要 EDA 工具基于不同的問題和應(yīng)用提供高效的 heuristic 算法。本題目涉及的算法可以廣泛
    發(fā)表于 03-05 21:30

    智多晶EDA工具HqFpga軟件實用小功能

    智多晶EDA工具HqFpga軟件實用小功能增加啦,支持生成可調(diào)用網(wǎng)表的功能和ballmap功能。下面來給大家講解一下如何通過HqFpga軟件生成可調(diào)用的網(wǎng)表文件以及ballmap功能的
    的頭像 發(fā)表于 12-05 10:23 ?1140次閱讀
    智多晶<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>Hq<b class='flag-5'>Fpga</b>軟件實用小功能

    如何提升EDA設(shè)計效率

    EDA設(shè)計效率的有效方法: 一、選擇合適的EDA工具 根據(jù)需求選擇工具 :不同的EDA工具
    的頭像 發(fā)表于 11-08 14:23 ?1034次閱讀

    EDA行業(yè)發(fā)展趨勢

    電子設(shè)計自動化(EDA)是電子系統(tǒng)設(shè)計和制造過程中不可或缺的一部分。隨著技術(shù)的不斷進(jìn)步和市場需求的日益增長,EDA行業(yè)也在不斷發(fā)展和演變。 1. 集成化和平臺化 隨著集成電路(IC)設(shè)計的復(fù)雜性增加
    的頭像 發(fā)表于 11-08 13:45 ?1163次閱讀

    光伏連接器外殼:超越簡單塑料的復(fù)雜性與重要

    將深入探討光伏連接器外殼的設(shè)計要求及其超越簡單塑料的復(fù)雜性與重要。 一、光伏連接器外殼的設(shè)計要求 材料選擇 光伏連接器的外殼并非簡單的塑料,而是需要經(jīng)過精心選擇的材料,以滿足以下要求: 耐候:光伏系統(tǒng)通常安
    的頭像 發(fā)表于 11-04 14:50 ?515次閱讀
    光伏連接器外殼:超越簡單塑料的<b class='flag-5'>復(fù)雜性</b>與重要<b class='flag-5'>性</b>

    打破網(wǎng)絡(luò)邊界:P2Link助力實現(xiàn)高效遠(yuǎn)程訪問與內(nèi)網(wǎng)穿透

    (網(wǎng)絡(luò)地址轉(zhuǎn)換)之后,使得外網(wǎng)設(shè)備難以直接對這些內(nèi)網(wǎng)設(shè)備進(jìn)行訪問。此時,內(nèi)網(wǎng)穿透技術(shù)應(yīng)勢而生,而 P2Link 作為一種極為高效的內(nèi)網(wǎng)穿透解決方案,成功打破了網(wǎng)絡(luò)邊界,為人們帶來了便捷且安全的遠(yuǎn)程訪問能力
    發(fā)表于 10-31 11:54

    萊迪思Propel工具套件加速FPGA應(yīng)用開發(fā)

    許多嵌入式系統(tǒng)的開發(fā)者都對使用基于FPGA的SoC系統(tǒng)感興趣,但是基于傳統(tǒng)HDL硬件描述語言的FPGA開發(fā)工具復(fù)雜流程往往會令他們望而卻步。為了解決這一問題,萊迪思的Propel
    的頭像 發(fā)表于 08-30 17:23 ?1383次閱讀

    新思科技探索AI+EDA的更多可能

    芯片設(shè)計復(fù)雜性的快速指數(shù)級增長給開發(fā)者帶來了巨大的挑戰(zhàn),整個行業(yè)不僅要向埃米級發(fā)展、Muiti-Die系統(tǒng)和工藝節(jié)點遷移所帶來的挑戰(zhàn),還需要應(yīng)對愈加緊迫的上市時間目標(biāo)、不斷增加的制造測試成本以及人才短缺等問題。早在AI大熱之前,芯片設(shè)計行業(yè)就把目光放到了AI,探索AI+EDA
    的頭像 發(fā)表于 08-29 11:19 ?879次閱讀

    國內(nèi)市場上一些主流EDA軟件功能與性能綜合對比

    PCB,操作簡便。 PCB設(shè)計PCB設(shè)計的復(fù)雜性和精確決定了EDA軟件的性能水平。我們將從自動布線、高級布線工具、3D視圖、PCB層疊管理器、信號選擇器、多層板設(shè)計、一鍵鋪銅、設(shè)計規(guī)
    發(fā)表于 08-13 09:54

    FPGA設(shè)計面臨的挑戰(zhàn)和解決方案

    設(shè)計可靠的可編程邏輯門陣列(FPGA)對于不容故障的系統(tǒng)來說是一項具有挑戰(zhàn)的任務(wù)。本文介紹FPGA設(shè)計的復(fù)雜性,重點關(guān)注如何在提高可靠
    的頭像 發(fā)表于 08-06 11:33 ?990次閱讀