一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

串?dāng)_的仿真分析

8Upu_Interflow ? 來源:YXQ ? 2019-08-14 09:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在實(shí)際的設(shè)計(jì)中,板層特性(如厚度,介質(zhì)常數(shù)等)以及線長、線寬、線距、信號(hào)的上升時(shí)間等都會(huì)對(duì)串?dāng)_有所影響。

下面結(jié)合使用Mentor Graphie公司的信號(hào)完整性仿真軟件Hyperlynx,對(duì)上述的影響串?dāng)_的因素進(jìn)行分析。

首先在Hyperlynx中建立兩線串?dāng)_的模型,如圖4所示,設(shè)兩線的線寬為5 mil,線長為6 in,線距為5 mil,兩線均為頂層微帶線,特性阻抗為49.5Ω,兩線都端接50Ω的電阻,以消除反射的影響。

干擾線的驅(qū)動(dòng)器采用CMOS工藝器件的IBIS模型,電壓為3.3 V,頻率為100 MHz。PCB的介電常數(shù)為4.3,六層板,其疊層結(jié)構(gòu)如圖5所示。

圖4:兩線串?dāng)_模型

圖5:PCB疊層結(jié)構(gòu)

1耦合長度對(duì)串?dāng)_的影響

改變兩線的耦合長度,分別將耦合長度設(shè)置為3 in,6 in,10 in,其他設(shè)置不變。

圖6(a)是耦合長度為3 in的串?dāng)_波形,其中近端串?dāng)_峰值為126.34 mV,遠(yuǎn)端為43.01 mV;圖6(b)是耦合長度為6 in的串?dāng)_波形,其近端串?dāng)_峰值為153.23 mV,遠(yuǎn)端為99.46 mV;圖6(c)是耦合長度為10 in的串?dāng)_波形,其近端串?dāng)_峰值為153.23 mV,遠(yuǎn)端為163.98 mV。

由此可見,對(duì)于遠(yuǎn)端串?dāng)_峰值與耦合長度成正比,耦合長度越長,串?dāng)_越大;而對(duì)于近端串?dāng)_,當(dāng)耦合長度小于飽和長度時(shí),串?dāng)_將隨著耦合長度的增加而增加,但是當(dāng)耦合長度大于飽和長度時(shí),近端串?dāng)_值將為一個(gè)穩(wěn)定值。

圖6:不同耦合長度的仿真結(jié)果

2線間距對(duì)串?dāng)_的影響

以下是保持其他設(shè)置不變,考察線間距的改變對(duì)串?dāng)_的影響。分別設(shè)置線距為5 mil,15 mil,仿真波形如圖7所示。

圖7:不同線間距的仿真結(jié)果

由圖7可知,當(dāng)線間距為5 mil時(shí),近段串?dāng)_峰值為153.23 mV,遠(yuǎn)端為99.46 mV;而線間距為15 mil時(shí),近端串?dāng)_峰值為33.40 mV,遠(yuǎn)端為40.49 mV。

可見隨著線間距的增大,無論是近端還是遠(yuǎn)端串?dāng)_都將減小,當(dāng)線間距大于等于線寬的3倍時(shí),串?dāng)_已經(jīng)很小。

3上升時(shí)間對(duì)串?dāng)_的影響

下面考察上升沿時(shí)間的變化對(duì)串?dāng)_的影響,其他設(shè)置保持不變。分別設(shè)置驅(qū)動(dòng)器為CMOS 3.3 V MEDI—UM;CMOS 3.3 V FAST;CMOS 3.3 V ULTRA—FAST,仿真波形如圖8所示。

圖8:不同驅(qū)動(dòng)器設(shè)置的仿真結(jié)果

圖8(a)中的近端串?dāng)_峰值為153.9 mV,遠(yuǎn)端串?dāng)_為46.3 mV;圖8(b)中近端串?dāng)_峰值為153.2 mV,遠(yuǎn)端串?dāng)_為99.5 mV;圖8(c)中近段串?dāng)_峰值為153.2 mV,遠(yuǎn)端串?dāng)_為349.9 mV。

可見,當(dāng)上升沿時(shí)間縮短時(shí),遠(yuǎn)端串?dāng)_噪聲越來越大。

對(duì)于近端串?dāng)_來說,如果與傳輸線的時(shí)延相比,上升時(shí)間較短,則近端串?dāng)_與上升時(shí)間無關(guān);而如果與傳輸線時(shí)遲相比,上升時(shí)間較長,則近端串?dāng)_噪聲與上升時(shí)間有關(guān)(隨著上升沿時(shí)間的減小,近端串?dāng)_變大)。

4介質(zhì)層厚度對(duì)串?dāng)_的影響

在PCB的疊層編輯器中將介質(zhì)層厚度分別設(shè)置為3 mil和6 mil,其他設(shè)置不變,仿真波形如圖9所示。

圖9:不同介質(zhì)層厚度的仿真結(jié)果

考察以上的仿真波形可知,當(dāng)介質(zhì)層厚度為3 mil時(shí),近端串?dāng)_峰值為153.2 mV,遠(yuǎn)端串?dāng)_為99.5 mV;當(dāng)介質(zhì)層厚度為6 mil時(shí),近端串?dāng)_峰值為277.3 mV,遠(yuǎn)端串?dāng)_為163.9 mV。

可見,隨著介質(zhì)層厚度的減小,串?dāng)_也將變小。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    27443
  • 仿真分析
    +關(guān)注

    關(guān)注

    3

    文章

    108

    瀏覽量

    33936

原文標(biāo)題:龍泉寺,一夜之間被刷屏的神秘組織!

文章出處:【微信號(hào):Interflow-Platform,微信公眾號(hào):WPR】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    NEXT(Near-End Crosstalk,近端

    一、什么是NEXT(近端)? NEXT(Near-End Crosstalk,近端)是指在線纜傳輸信號(hào)時(shí),靠近發(fā)射端處,相鄰線對(duì)之間因電磁干擾所產(chǎn)生的
    的頭像 發(fā)表于 06-23 17:35 ?241次閱讀

    OLI-P——分布式偏振測量利器

    在保偏光纖系統(tǒng)中,偏振是導(dǎo)致性能劣化的核心因素之一。傳統(tǒng)偏振檢測手段僅能獲得鏈路整體消光比,而分布式偏振測量通過連續(xù)、高精度地捕捉整條光纖鏈路的偏振耦合分布,成為保障系統(tǒng)可靠性
    的頭像 發(fā)表于 05-15 17:37 ?208次閱讀
    OLI-P——分布式偏振<b class='flag-5'>串</b><b class='flag-5'>擾</b>測量利器

    電子產(chǎn)品更穩(wěn)定?捷多邦的高密度布線如何降低影響?

    在高速PCB設(shè)計(jì)中,信號(hào)完整性、、信號(hào)損耗等問題直接影響電路板的性能穩(wěn)定性。隨著5G通信、服務(wù)器、高速計(jì)算、汽車電子等行業(yè)對(duì)高頻、高速信號(hào)傳輸?shù)男枨笤黾?,如何?yōu)化PCB布線以降低**信號(hào)衰減
    的頭像 發(fā)表于 03-21 17:33 ?398次閱讀

    PCB設(shè)計(jì)距離一樣時(shí),你們知道電路板兩對(duì)過孔怎么擺最小嗎?

    板子高速信號(hào)很多,距離很密,PCB過孔與過孔之間的距離就只能做到這樣了。 雷豹到現(xiàn)在為止也學(xué)了好幾年的高速仿真了,也懂得去通過提取3D模型進(jìn)行仿真。三下五除二的就把這個(gè)項(xiàng)目的等效過孔
    發(fā)表于 02-26 09:40

    ADC電路的怎么解決?

    ,ADC是SAR型 18位單通道全差分輸入的ADC。ADC的后端是MCU,MCU將數(shù)字信號(hào)處理之后再畫到顯示屏上顯示實(shí)時(shí)波形。 調(diào)試發(fā)現(xiàn)顯示的信號(hào)有,表現(xiàn)為某一路信號(hào)懸空之后,相鄰的那一路信號(hào)上就會(huì)出現(xiàn)噪聲。將采樣的時(shí)間延長也無法消除
    發(fā)表于 01-07 06:15

    DAC8568輸出時(shí),各個(gè)通道之間有問題如何解決?

    DAC8568輸出時(shí),各個(gè)通道之間有 問題,如何解決?
    發(fā)表于 12-13 15:39

    使用TMUX1109做ADC差分同步采樣,出現(xiàn)了很嚴(yán)重的怎么解決?

    各位工程師好!我在使用TMUX1109做ADC差分同步采樣,現(xiàn)在出現(xiàn)了很嚴(yán)重的問題,我軟件是在每次通道切換完成后100us才開始采樣的,但是每個(gè)通道的波形始終有,而且非常嚴(yán)重
    發(fā)表于 11-29 11:09

    ADS1263通道之間信號(hào)出現(xiàn)怎么解決?

    間隔為300us,經(jīng)測試發(fā)現(xiàn),每個(gè)通道之間的波形會(huì)出現(xiàn)相互,比如通道2,3為一組的差分信號(hào),當(dāng)幅度稍大時(shí),通道4,5組成的差分輸入中也存在通道2,3一樣的波形,只是幅度比較小,麻煩各位幫我看下是哪里的問題。
    發(fā)表于 11-29 06:32

    DAC61416通道間出現(xiàn)的原因?怎么解決?

    在使用DAC61416輸出方波電壓時(shí),先在Toggle引腳輸入PWM信號(hào),以便實(shí)現(xiàn)方波電壓輸出,但輸出電壓之前,每個(gè)通道先置零,且置零的時(shí)間不同,然后就出現(xiàn)通道間的;圖中是相鄰4通道波形,奇怪的是
    發(fā)表于 11-25 08:35

    博眼球還是真本事?參考平面不完整信號(hào)反而好

    的高速理論感覺已經(jīng)寫得八九不離十了,再翻翻Chris之前做過的一些測試板后,突然找到一個(gè)不熱門而很異常的理論,就趁現(xiàn)在吧,拿出來讓大家一起品品哈! 相信大家也看過很多高速先生寫的關(guān)于方面的文章吧
    發(fā)表于 11-11 17:27

    博眼球還是真本事?參考平面不完整信號(hào)反而好

    改善的設(shè)計(jì)方法據(jù)說有兩種:很多人知道的方法:信號(hào)線之間通過“包地”改善……幾乎只有高速先生知道的方法:信號(hào)線之間通過“割地”改善
    的頭像 發(fā)表于 11-11 17:26 ?548次閱讀
    博眼球還是真本事?參考平面不完整信號(hào)<b class='flag-5'>串</b><b class='flag-5'>擾</b>反而好

    高頻電路設(shè)計(jì)中的問題

    在高頻電路的精密布局中,信號(hào)線的近距離平行布線往往成為引發(fā)“”現(xiàn)象的潛在因素。,這一術(shù)語描述的是未直接相連的信號(hào)線間因電磁耦合而產(chǎn)生的不期望噪聲信號(hào),它如同電路中的隱形干擾源,
    的頭像 發(fā)表于 09-25 16:04 ?632次閱讀

    信號(hào)的介紹

    信號(hào)(Crosstalk)是指在信號(hào)傳輸過程中,一條信號(hào)線上的信號(hào)對(duì)相鄰信號(hào)線產(chǎn)生的干擾,這種干擾是由于電磁場耦合或直接電容、電感耦合引起的。根據(jù)耦合類型和位置的不同,信號(hào)主要
    的頭像 發(fā)表于 09-12 08:08 ?3004次閱讀
    信號(hào)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    緩解ADC存儲(chǔ)器的方法

    電子發(fā)燒友網(wǎng)站提供《緩解ADC存儲(chǔ)器的方法.pdf》資料免費(fèi)下載
    發(fā)表于 09-06 10:15 ?0次下載
    緩解ADC存儲(chǔ)器<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法

    信號(hào)完整性與電源完整性-信號(hào)的

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-信號(hào)的.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:27 ?1次下載