很久之前遇到一個(gè)問(wèn)題,就是一塊電路板沒(méi)有全部敷銅,只敷銅了一小部分,但是其它未敷銅的地方還是有GND連接。
然后我直接用Track將未敷銅的Object連接到GND敷銅上去,但是重新敷銅之后發(fā)現(xiàn)敷銅與連線斷開(kāi)了,因?yàn)橐?guī)則規(guī)定了Track與Poly的間距:
可以看到規(guī)則規(guī)定了Track與Poly的間距為0.2mm,所以Repour Polygon之后就會(huì)有下面的現(xiàn)象:
我們可以在Clearence下新建一個(gè)規(guī)則,取名叫Clearance_PolyGND,然后設(shè)置Where The First Object Mathces為Net-GND,Where The second object Matches也為Net-GND,意思就是這個(gè)規(guī)則所應(yīng)用在的目標(biāo)物體都選擇為GND網(wǎng)絡(luò),然后設(shè)置Minimum Clearance為-0.1mm,如果設(shè)置為0mm的話,重新敷銅之后還有有點(diǎn)間隙,設(shè)置成負(fù)數(shù)之后重新敷銅就會(huì)完全連接,但是這個(gè)負(fù)數(shù)的絕對(duì)值不能太大,你可以試試。設(shè)置如下:
設(shè)置完之后重新敷銅:
可以看出來(lái)敷銅和右側(cè)的Track完全連接在一起并且已經(jīng)“伸進(jìn)去”了一點(diǎn),這“伸進(jìn)去”的長(zhǎng)度就是|-0.1|mm,是不是很神奇,原來(lái)AD的規(guī)則還能這樣用!其實(shí)這是最簡(jiǎn)單的用法,AD的規(guī)則還能使用Query來(lái)查找匹配,和腳本一樣,功能十分強(qiáng)大?。?/p>
-
AD
+關(guān)注
關(guān)注
28文章
873瀏覽量
151891 -
GND
+關(guān)注
關(guān)注
2文章
544瀏覽量
39835
原文標(biāo)題:領(lǐng)福利啦!丨EDA365:電巢APP全國(guó)招募“體驗(yàn)官”
文章出處:【微信號(hào):eda365wx,微信公眾號(hào):EDA365電子論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Altium Designer中PCB設(shè)計(jì)規(guī)則設(shè)置

PADS9.5:Rules_1——Clearance
protel怎樣設(shè)置部分不做規(guī)則檢查
密集元件組成的PCB怎樣設(shè)置規(guī)則DRC規(guī)則?
請(qǐng)問(wèn)在哪里可以設(shè)置外設(shè)寄存器的user和privilege模式?設(shè)置的過(guò)程應(yīng)該遵循怎樣的規(guī)則?
差分對(duì)線距規(guī)則設(shè)置為6mil是因?yàn)樵?b class='flag-5'>clearance中設(shè)置最小間隔為10mil就會(huì)報(bào)錯(cuò)嗎?
請(qǐng)問(wèn)PCB時(shí)會(huì)彈出Clearance constraint怎樣關(guān)閉?
鋪銅和Clearance規(guī)則的優(yōu)先級(jí)
【Altium小課專題 第114篇】不同元素之間的間距規(guī)則如何進(jìn)行設(shè)置?
protel_dxp規(guī)則設(shè)置
PCB設(shè)計(jì)的線寬線距與孔徑規(guī)則設(shè)置注意事項(xiàng)

AD學(xué)習(xí)問(wèn)題記錄(二):pcb設(shè)計(jì)規(guī)則檢查報(bào)錯(cuò)Silk To Solder Mask Clearance Constraint

評(píng)論