傳感器和物聯(lián)網(wǎng) (IoT) 技術(shù)正迅速擴展到工業(yè)、商業(yè)，甚至是消費領(lǐng)域中。隨著這種技術(shù)擴展，越來越需要確保來自相關(guān)傳感器及其前端接口電路的數(shù)據(jù)保持完整性。

當(dāng)單個接口 IC 支持多個傳感器時，數(shù)據(jù)完整性的潛在問題會變得更加嚴(yán)重，因為單個 IC 的問題可能會損壞一組讀數(shù)。這可能會進而導(dǎo)致對感測情況評估不正確，造成不合適甚至危險的系統(tǒng)操作。

本文將介紹傳感器到處理器的信號鏈中，軟硬（瞬態(tài)）故障以及傳感器讀數(shù)不準(zhǔn)確的各種根源。然后，本文將介紹來自Analog Devices的高度集成 IC，并展示該 IC 如何通過對傳感器、其本身及數(shù)字 I/O 的診斷來克服這些問題。

傳感器到處理器的信號路徑

最終影響任何傳感器讀數(shù)完整性的因素都始于圖 1 中所示信號鏈的三個主要功能塊。這些功能塊是：

1. 傳感器及其引線
2. 信號調(diào)節(jié) IC 中的模擬前端，以模數(shù)轉(zhuǎn)換器 (ADC) 為中心
3. 連接到系統(tǒng)處理器的數(shù)字 I/O

圖 1：傳感器到處理器的基本信號路徑在原則上只包含一些基本功能，但實用的接口 IC 提供了許多附加功能和特性。（圖片來源：Digi-Key Electronics）

在多通道系統(tǒng)中，通?；旌狭烁鞣N類型的傳感器，如熱電偶、電阻溫度檢測器 (RTD) 和壓力傳感器。當(dāng)然，傳感器可能會發(fā)生故障，或者其互連引線可能會形成開路，或者與相鄰的引線、電源軌或接地形成短路。

根據(jù)傳感器的類型，其引線的故障可能會立即表現(xiàn)為讀數(shù)“偏離標(biāo)度”。相反，某些故障模式會導(dǎo)致不準(zhǔn)確但看起來合理的信號。此外，某些傳感器（如 RTD）需要外部激勵電流，而此電流必須在設(shè)定范圍內(nèi)才能提供有效讀數(shù)。鑒于這些原因，可取的做法是：測試傳感器與模擬前端之間信號路徑的連續(xù)性，并檢查信號是否保持在允許的最小和最大限值之間，但最好使用不受 ADC 潛在問題影響的模擬電路。

這不僅提供準(zhǔn)確的讀數(shù)，而且還能使系統(tǒng)決策算法在運行時根據(jù)這些讀數(shù)，采用可信度極高的源數(shù)據(jù)。

但是，所有這些額外的檢查和平衡會增加額外的元器件，需要更大的占用空間和額外的設(shè)計時間。

自詢問式 IC 確保傳感器數(shù)據(jù)的完整性

為了滿足對高完整性數(shù)據(jù)的需求，同時對設(shè)計時間和占用空間的影響最小，Analog Devices 推出了AD7124-8BCPZ-RL7，這是一種以傳感器為中心的 ADC 和接口，其功能遠遠超出了基本的信號調(diào)節(jié)和轉(zhuǎn)換。該產(chǎn)品包括多種信號和自診斷功能，以確保數(shù)據(jù)完整性。

圖 2：AD7124 是以傳感器為中心的 ADC 和接口，其功能遠超基本的信號調(diào)節(jié)和轉(zhuǎn)換，包括多種信號和自診斷功能，用于確保數(shù)據(jù)的完整性。（圖片來源：Analog Devices）

AD7124 是一款四通道、低噪聲、低功耗、24 位、三角積分 (Σ-Δ) 型器件。采樣率范圍從略高于每秒 1 個樣本（對多種傳感器及其應(yīng)用來說已經(jīng)足夠）到每秒 19,200 個樣本。在最低采樣率下，該器件耗電 255 微安 (μA)。由于其設(shè)計強調(diào)低噪聲（低于 25 納伏 (nV) rms），以及內(nèi)部電壓基準(zhǔn)的低漂移 (10 ppm/°C)，該器件的讀數(shù)精度得到了提升。

AD7124 本身采用 32 引線 LFCSP 和 24 引線 TSSOP 封裝。其靈活的數(shù)字 I/O 支持 3 線和 4 線 SPI、QSPI、MICROWIRETM和 DSP 兼容接口。

AD7124 采用兩種技術(shù)解決了前面提到的傳感器引線問題：信號限制警報和燒毀電流測試。信號限制警報使用過壓/欠壓警報監(jiān)視器，來檢查四對模擬輸入連接中每一對的絕對電壓（圖 3）。該電壓必須在規(guī)定的范圍內(nèi)，以滿足規(guī)格書中的規(guī)格。

圖 3：使用信號限制警報對傳感器引線進行基本驗證時，可采用基于硬件且設(shè)置了固定最小值/最大值的比較器。（圖片來源：Analog Devices）

燒毀電流測試使用一對互補的可編程電流阱和電流源。通過在傳感器引線中灌拉一對預(yù)定義的電流，AD7124可以驗證其完整性（圖 4）。全開或全關(guān)的電流將轉(zhuǎn)換為所選的待測模擬輸入線對。

圖 4：通過在傳感器引線中灌拉一對預(yù)定義的電流，AD7124 可以驗證其完整性。（圖片來源：Analog Devices）

滿量程讀數(shù)（或接近值）可能意味著前端傳感器處于開路狀態(tài)。如果測得的電壓為 0 伏，則可能表明傳感器已短路。錯誤寄存器中會設(shè)置相應(yīng)的標(biāo)志位，以指示錯誤的發(fā)生和類型。

最后，對于用戶提供外部基準(zhǔn)而非使用內(nèi)部基準(zhǔn)（通常使用 RTD 或應(yīng)變片完成）的應(yīng)用，AD7124 會檢查所有外部轉(zhuǎn)換基準(zhǔn)電壓是否正確無誤。

驗證前端和 ADC

雖然外部傳感器及其引線出現(xiàn)問題的可能性最大，但驗證前端/轉(zhuǎn)換 IC 本身的性能仍然至關(guān)重要。可能超出規(guī)格或完全失效的功能包括：

• 內(nèi)部 ADC 電壓基準(zhǔn)
• 可編程增益放大器 (PGA)，用于放大輸入信號以匹配 ADC 量程，從而實現(xiàn)最高分辨率
• 低壓差穩(wěn)壓器 (LDO)，用于提供所需的傳感器激勵
• IC 的內(nèi)部電源軌
• ADC 本身

為了測試信號鏈的模擬部分，AD7124 會調(diào)用基于硬件和固件的自檢。隨后產(chǎn)生 20 毫伏 (mV) 信號，而該信號可在內(nèi)部傳送到四個差分輸入通道中的任一個，然后進行數(shù)字化。這樣做有多個目的：驗證輸入通道多路復(fù)用器和 ADC 的基本操作；還可以通過更改 PGA 的增益設(shè)置并檢查得到的 ADC 讀數(shù)，對 PGA 進行評估。

ADC 也是潛在問題的根源之一。AD7124 采用完善的 Σ-Δ 轉(zhuǎn)換器架構(gòu)，內(nèi)含 1 位調(diào)制器和必需的數(shù)字濾波器。ADC 性能的全面測試同時采用模擬和數(shù)字技術(shù)。

在 AD7124 中，如果調(diào)制器輸出包含 20 個連續(xù)的 1 或 0，則表示調(diào)制器的一個軌或另一個軌已飽和，并且會設(shè)置錯誤標(biāo)志位。同樣，IC 在自啟動偏移校準(zhǔn)之后，檢查 ADC 偏移系數(shù)是否在 0x7FFFF 和 0xF80000 之間。如果系數(shù)超出此范圍，則會設(shè)置另一個錯誤標(biāo)志位。最后，在滿量程校準(zhǔn)期間，數(shù)字濾波器的任何溢出都會設(shè)置另一個錯誤標(biāo)志位。

內(nèi)外部電源和電源軌也是潛在的問題來源。許多傳感器需要少量激勵功率，而這通常由模擬前端 IC 內(nèi)的小型、低噪聲 LDO 提供。

AD7124 以兩種方式檢查其 LDO 輸出。首先，LDO 的輸出可以在內(nèi)部路由至 ADC，并與預(yù)期值進行比較。其次，獨立于 ADC 的硬件比較器會持續(xù)監(jiān)測 LDO 相對于 IC 基準(zhǔn)值的變化。如果低于預(yù)設(shè)閾值，則會設(shè)置錯誤標(biāo)志位。因此，可以在初始化期間評估 LDO，也可以持續(xù)進行評估，而不會不斷消耗處理器資源。

為了進一步確信，可以（在一定程度上）檢查用于監(jiān)測電源的測試電路，方法是將測試電路的輸入接地（標(biāo)稱 0 伏），然后檢查數(shù)字讀數(shù)。AD7124 通過檢查所需的 0.1 微法 (μF) 去耦電容器是否存在并已連接，進一步確保數(shù)據(jù)的完整性。方法是指示 AD7124 通過其內(nèi)部開關(guān)物理斷開去耦電容器，然后檢查 LDO 輸出。如果 LDO 電壓下降，則去耦電容器未通電。同樣，這也會設(shè)置錯誤標(biāo)志位。

當(dāng)然，每個 IC 都具有最高溫度額定值，超出該值將超出規(guī)格，甚至?xí)⒓匆l(fā)故障。因此，AD7124 內(nèi)置一個傳感器，可隨時提供芯片溫度讀數(shù)，典型精度為 ±0.5°C。

數(shù)字錯誤怎么辦？

到目前為止，我們已經(jīng)了解了如何確保模擬傳感器或轉(zhuǎn)換功能的性能和精度。但是，在部署了許多此類傳感器的惡劣電氣工業(yè)環(huán)境中，存在影響數(shù)字電子設(shè)備的噪聲、EMI/RFI 和瞬變問題。因此，必須確保內(nèi)部數(shù)字電路的性能，以及系統(tǒng)處理器的接口連接，以確保數(shù)據(jù)以及任何讀寫操作的穩(wěn)健性。

AD7124 從以下操作和特性開始，通過多管齊下的方式實現(xiàn)這一點：

• 檢查主時鐘的性能。在設(shè)置輸出數(shù)據(jù)速率、濾波器建立時間以及濾波器陷波頻率時，需要使用主時鐘。主時鐘由獨立且可隨時回讀的向上計數(shù)寄存器進行檢查。
• 通過特殊時鐘計數(shù)器，檢查每個 SPI 讀寫操作中使用的 SCLK 脈沖數(shù)。該數(shù)值應(yīng)為 8 的倍數(shù)（所有 SPI 操作均使用 8、16、32、40 或 48 個時鐘脈沖）。
• AD7124 檢查讀寫操作是否僅對有效的寄存器地址進行尋址。

這些步驟處理內(nèi)部操作，但不能確保處理器接口及其數(shù)據(jù)的完整性。為了提供極高的數(shù)據(jù)可信度，用戶可以指示 AD7124 實施循環(huán)冗余校驗 (CRC) 多項式校驗和算法。校驗和確保只將有效數(shù)據(jù)寫入寄存器，并允許驗證從寄存器讀取的數(shù)據(jù)（圖 5）。請注意，校驗和是一種高可信度技術(shù)，甚至能夠檢測單比特錯誤，但無法糾正這些錯誤。

圖 5：將基于多項式的 CRC 校驗和添加到 SPI 寫入（左）和 SPI 讀取（右）事務(wù)，以檢測單比特錯誤。（圖片來源：Analog Devices）

啟用后，此操作將計算數(shù)據(jù)塊的校驗和，并將其附加到每個讀寫事務(wù)的末尾。為了確保寄存器寫入成功，需要回讀寄存器，以驗證存儲的校驗和與根據(jù)數(shù)據(jù)計算得出的校驗和是否相符。

在惡劣的電氣環(huán)境中，即使是存儲器也可能出現(xiàn)比特錯誤。為了對片載寄存器中的此類錯誤進行高級校驗，AD7124 每次都會針對以下情況的一系列操作計算校驗和：

• 存在寄存器寫入周期時
• 存在偏移/滿量程校準(zhǔn)時
• 器件執(zhí)行單個轉(zhuǎn)換周期，ADC 在轉(zhuǎn)換完成后進入待機模式時
• 退出連續(xù)讀取模式時

為了增強穩(wěn)健性，還會評估內(nèi)部只讀存儲器 (ROM)。上電時，所有寄存器均初始化為存儲在 ROM 中的默認(rèn)值。此時會對 ROM 內(nèi)容執(zhí)行 CRC 計算。如果計算出來的值與存儲的 CRC 結(jié)果不同，則表示存在至少一個單比特錯誤。

AD7124 還可為多種類型的傳感器提供激勵，并可通過放大器和 PGA 對傳感器輸出信號進行調(diào)節(jié)和縮放。為了提供極高的穩(wěn)健性，AD7124 包含許多內(nèi)部寄存器，用于初始化、建立所需的功能模式和參數(shù)，以及標(biāo)記各種錯誤和故障。

使用 AD7124 評估板快速啟動 AD7124 設(shè)計

AD7124 是一個復(fù)雜的系統(tǒng)，具有許多設(shè)計可能性和性能。它并非簡單的“即插即用型”傳感器接口 IC。為了便于學(xué)習(xí)，并使設(shè)計人員能夠快速熟悉各種潛在功能，Analog Devices 還提供了EVAL-CN0376-SDPZ評估板（圖 6）。

圖 6：EVAL-CN0376-SDPZ 評估板可加快設(shè)計導(dǎo)入的速度，并允許全面運用 AD7124 的眾多功能和特性。（圖片來源：Analog Devices）

該評估板包含所需的電源和外部元器件，以便將 AD7124 連接到各種實際使用的傳感器以及處理器。該板由基于 Windows PC 的 CN-0376 評估軟件提供支持，該軟件通過 USB 端口進行通信，以配置和捕獲評估板中的數(shù)據(jù)。

總結(jié)

許多關(guān)鍵決策都是由嵌入系統(tǒng)處理器中的高級算法做出，如今這種決策方式在很多情況下因人工智能 (AI) 而得到改善。這些算法運行、得出結(jié)論并采取行動所依據(jù)的原始數(shù)據(jù)必須具有高度的完整性，這一點比以往任何時候都更為重要。AD7124 等 IC 可顯著提高數(shù)據(jù)的可信度，確保信號鏈中的每個鏈路（從引線和傳感器接口到自身的性能和功能）都按預(yù)期運行且未受損壞。