一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí)要面對(duì)什么問題

PCB線路板打樣 ? 來源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-01-15 16:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1 基礎(chǔ)問題

FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想。 在語言方面,建議初學(xué)者學(xué)習(xí)Verilog語言,VHDL語言語法規(guī)范嚴(yán)格,調(diào)試起來很慢,Verilog語言容易上手,而且,一般大型企業(yè)都是用Verilog語言。

2 EDA工具問題

熟悉幾個(gè)常用的就可以的,開發(fā)環(huán)境QuartusII ,或ISE 就可以了,這兩個(gè)基本是相通的,會(huì)了哪一個(gè),另外的那個(gè)也就很Easy了。功能仿真建議使用Modelsim ,如果你是做芯片的,就可以學(xué)學(xué)別的仿真工具,做FPGA的,Modelsim就足夠了。綜合工具一般用Synplify,初學(xué)先不用太關(guān)心這個(gè),用Quartus綜合就OK了。

3 硬件設(shè)計(jì)思想問題

對(duì)于初學(xué)者,特別是從軟件轉(zhuǎn)過來的,設(shè)計(jì)的程序既費(fèi)資源又速度慢,而且很有可能綜合不了,這就要求我們熟悉一些固定模塊的寫法,可綜合的模塊很多書上都有,語言介紹上都有,不要想當(dāng)然的用軟件的思想去寫硬件。

4 學(xué)習(xí)習(xí)慣問題

FPGA學(xué)習(xí)要多練習(xí),多仿真,signaltapII是很好的工具,可以看到每個(gè)信號(hào)的真實(shí)值,建議初學(xué)者一定要自己多動(dòng)手,光看書是沒用的。 關(guān)于英文文檔問題,如果要學(xué)會(huì)Quartus II的所有功能,只要看它的handbook就可以了,很詳細(xì),對(duì)于IT行業(yè)的人,大部分知識(shí)來源都是英文文檔,一定要耐心看,會(huì)從中收獲很多的

5 算法問題

做FPGA的工程師,最后一般都是專攻算法了,這些基礎(chǔ)知識(shí)都是順手捏來的,如果你沒有做好搞理論的準(zhǔn)備,學(xué)FPGA始終只能停留在初級(jí)階段上。 對(duì)于初學(xué)者,數(shù)字信號(hào)處理是基礎(chǔ),應(yīng)該好好理解,往更深的方向,不用什么都學(xué),根據(jù)你以后從事的方向,比如說通信、圖像處理,雷達(dá)、聲納、導(dǎo)航定位等。

6 FPGA設(shè)計(jì)的注意事項(xiàng)

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過,你不必獨(dú)自面對(duì)這些挑戰(zhàn),因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問題,而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618740
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43937
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA在機(jī)器學(xué)習(xí)中的具體應(yīng)用

    隨著機(jī)器學(xué)習(xí)和人工智能技術(shù)的迅猛發(fā)展,傳統(tǒng)的中央處理單元(CPU)和圖形處理單元(GPU)已經(jīng)無法滿足高效處理大規(guī)模數(shù)據(jù)和復(fù)雜模型的需求。FPGA(現(xiàn)場(chǎng)可編程門陣列)作為一種靈活且高效的硬件加速平臺(tái)
    的頭像 發(fā)表于 07-16 15:34 ?559次閱讀

    請(qǐng)問可以將EEPROM和FPGA連接到FX3 I2C線路上嗎?

    我的客戶使用帶有 UVC 32 位配置的 FX3。 他們希望將 EEPROM 和 FPGA 連接到 I2C 線路。 這有什么問題嗎? 因?yàn)?EEPROM 是用來啟動(dòng)的,所以我想檢查一下是否有問題。
    發(fā)表于 05-21 06:33

    進(jìn)群免費(fèi)領(lǐng)FPGA學(xué)習(xí)資料!數(shù)字信號(hào)處理、傅里葉變換與FPGA開發(fā)等

    進(jìn)群免費(fèi)領(lǐng)FPGA學(xué)習(xí)資料啦!小編整理了數(shù)字信號(hào)處理、傅里葉變換與FPGA開發(fā)等FPGA必看資料,需要的小伙伴可以加小助手(微信:elecfans123)或進(jìn) QQ 群:9135011
    發(fā)表于 04-07 16:41

    智慧交通是什么,可以幫助我們解決什么問題?

    、減少擁堵、降低事故率、提升出行體驗(yàn),并實(shí)現(xiàn)交通資源的合理配置和可持續(xù)發(fā)展。 智慧交通 的核心是通過數(shù)據(jù)采集、分析和應(yīng)用,實(shí)現(xiàn)交通系統(tǒng)的智能化、自動(dòng)化和協(xié)同化,從而構(gòu)建一個(gè)高效、安全、綠色、便捷的交通生態(tài)系統(tǒng)。 智慧交通可以幫助我們解決什么問題?
    的頭像 發(fā)表于 03-20 11:17 ?497次閱讀

    用MATLAB或者C語言開發(fā)FPGA什么問題

    最近有個(gè)項(xiàng)目領(lǐng)導(dǎo)要求用MATLAB開發(fā)FPGA,有大佬用MATLAB或者C語言開發(fā)FPGA的嗎,有沒有什么問題,需要注意什么問題
    發(fā)表于 01-26 09:57

    基于FPGA的電子琴設(shè)計(jì)

    在之前也出了幾篇源碼系列,基本上都是一些小設(shè)計(jì),源碼系列主要就會(huì)想通過實(shí)操訓(xùn)練讓各位學(xué)習(xí)者,尤其是初學(xué)者去更好的理解學(xué)習(xí)FPGA,或者給的學(xué)生提供一些源碼,之前設(shè)計(jì)過各個(gè)芯片的配置等
    的頭像 發(fā)表于 01-20 14:07 ?843次閱讀
    基于<b class='flag-5'>FPGA</b>的電子琴設(shè)計(jì)

    使用FPGA驅(qū)動(dòng)ADS805的時(shí)候,數(shù)據(jù)一直變化沒有規(guī)律是什么問題?

    在使用FPGA驅(qū)ADS805的時(shí)候,根據(jù)手冊(cè)上的時(shí)序要求。數(shù)據(jù)滯后6個(gè)時(shí)鐘,那我采一個(gè)固定的電壓3.3v,因該得到的值是固定的才對(duì)。但是實(shí)際得到的如下: ,數(shù)據(jù)一直變化沒有規(guī)律。不知道是什么問題? 還是向手冊(cè)上說的,,可能用3.3v來驅(qū)使有問題的?
    發(fā)表于 01-17 06:48

    AFE5805的配置應(yīng)該注意些什么問題呢?

    、100mV正弦信號(hào),用同樣的FPGA程序無法正確解析LVDS輸出數(shù)據(jù),可能是什么原因呢?AFE5805的配置應(yīng)該注意些什么問題呢?
    發(fā)表于 01-14 07:35

    FPGA在AI方面有哪些應(yīng)用

    提供了強(qiáng)有力的支持。 一、FPGA 在深度學(xué)習(xí)中的應(yīng)用 深度學(xué)習(xí)是 AI 的重要分支,涉及海量的數(shù)據(jù)運(yùn)算。FPGA 能夠針對(duì)深度學(xué)習(xí)算法中的
    的頭像 發(fā)表于 01-06 17:37 ?1408次閱讀

    labview2015使用Excel報(bào)表程序打包生成后打開程序選一個(gè)vi才能使用,否則軟件就會(huì)報(bào)錯(cuò),這是什么問題?

    labview2015使用Excel報(bào)表程序打包生成后打開程序選一個(gè)vi才能使用,否則軟件就會(huì)報(bào)錯(cuò)。這是什么問題?
    發(fā)表于 12-09 16:14

    玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識(shí)

    FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一,無論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。那么我們玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來。 (一) 要了解什么是
    的頭像 發(fā)表于 11-28 10:24 ?850次閱讀

    ADC3683 FPGA抓到的FCLK 差分信號(hào)P和N有錯(cuò)位是怎么回事?如何處理?

    我們使用FPGA抓取FCLK時(shí)發(fā)現(xiàn)其P和N不同步: 但是我們這些差分線都是做了等長(zhǎng)的,如下: 捕獲的FCLK一端如下: 請(qǐng)問會(huì)是什么問題造成的呢? 有疑惑是這個(gè)FCLK的擺幅是否正常?其與FPGA是直連,還是有要
    發(fā)表于 11-15 06:55

    FPGA加速深度學(xué)習(xí)模型的案例

    FPGA(現(xiàn)場(chǎng)可編程門陣列)加速深度學(xué)習(xí)模型是當(dāng)前硬件加速領(lǐng)域的一個(gè)熱門研究方向。以下是一些FPGA加速深度學(xué)習(xí)模型的案例: 一、基于FPGA
    的頭像 發(fā)表于 10-25 09:22 ?1242次閱讀

    FPGA做深度學(xué)習(xí)能走多遠(yuǎn)?

    今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集(十四),以后還會(huì)多推出本系列,話不多說,上貨。 FPGA技術(shù)交流群目前已有十多個(gè)群,QQ和微信均覆蓋,有需要的大俠可以進(jìn)群,一起交流學(xué)習(xí)
    發(fā)表于 09-27 20:53

    FPGA在人工智能中的應(yīng)用有哪些?

    FPGA(現(xiàn)場(chǎng)可編程門陣列)在人工智能領(lǐng)域的應(yīng)用非常廣泛,主要體現(xiàn)在以下幾個(gè)方面: 一、深度學(xué)習(xí)加速 訓(xùn)練和推理過程加速:FPGA可以用來加速深度學(xué)習(xí)的訓(xùn)練和推理過程。由于其高并行性和
    發(fā)表于 07-29 17:05