印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。

1.電源線設(shè)計(jì)：

根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。同時、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

2.地線設(shè)計(jì)的原則：

（1）數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而租，高頻元件周圍盡量用柵格狀大面積地箔。

（2）接地線應(yīng)盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm以上。

（3）接地線構(gòu)成閉環(huán)路。只由數(shù)字電路組成的印制板，其接地電路布成團(tuán)環(huán)路大多能提高抗噪聲能力。

3.退藕電容配置：

PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。退藕電容的一般配置原則是：

（1）電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。

（2）原則上每個集成電路芯片都應(yīng)布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10pF的鉭電容。

（3）對于抗噪能力弱、關(guān)斷時電源變化大的器件，如RAM、ROM存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。

（4）電容引線不能太長，尤其是高頻旁路電容不能有引線。

（5）在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產(chǎn)生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1~2K，C取2.2~47UF。

（6） CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時對不用端要接地或接正電源。