根據(jù)臺積電總裁魏哲家日前在法人說明會中的說法指出，臺積電的5納米制程（N5）已進入風險試產(chǎn)階段，并有不錯的良率表現(xiàn)。對此，根據(jù)供應鏈的消息指出，目前已經(jīng)進入風險試產(chǎn)階段的5納米制程其良率達到了50%，而且月產(chǎn)能可上看8萬片的規(guī)模。

此外，由于先前已經(jīng)有消息指出，蘋果預計采用5納米制程，并將在2020年推出的A14處理器，臺積電方面也已經(jīng)完成送樣，這也將使得5納米制程將會成為臺積電2020年重要的成長動能之一。

根據(jù)之前臺積電的說法，目前5納米制程已經(jīng)完成研發(fā)，并進入風險試產(chǎn)的階段，最快的量產(chǎn)時間將會落在2020年第1季，較之前預訂的2020年年中有所提前。至于在良率方面，目前根據(jù)供應鏈的消息表示，5納米良率已經(jīng)達到50%的階段。而由于客戶的反應熱烈，臺積電5納米的制程自2019年下半年以來，也連續(xù)上調(diào)產(chǎn)能規(guī)劃，自每月約4.5萬片到5萬片，再到7萬片，未來甚至上看8萬片的產(chǎn)能。

而根據(jù)臺積電官方所公布的數(shù)據(jù)分析，相較于首代7納米（N7）制程，采用Cortex A72核心的全新5納米制程芯片，將能夠提升1.8倍的邏輯密度，運算速度提升15%，或者在相同邏輯密度下，降低功耗30%的表現(xiàn)。

除此之外，臺積電在7月份又發(fā)表了加強版的5納米+（N5P）制程，采用FEOL和MOL優(yōu)化功能，以便在相同功率下使芯片運行速度較N5提高7%，或在相同頻率下將功耗再降低15%。未來，臺積電的5納米制程還將全面采用EUV技術，相比7納米EUV只使用4層EUV光罩，5納米EUV的光罩層數(shù)將提升到14到15層，對EUV技術的利用更加充分。

至于，在客戶方面，目前臺積電的前5大客戶包括蘋果、海思、AMD、比特大陸和賽靈思積極搶產(chǎn)能的情況。其中，蘋果及華為的5納米芯片已經(jīng)Tape out成功，預計A14及華為麒麟新處理器都會最先使用上5納米制程，而高通預定之后的驍龍875處理器也將會由三星轉(zhuǎn)回臺積電的5納米生產(chǎn)，但進度要比蘋果與華為晚。

另外，在PC處理器上，AMD也幾乎確定會使用臺積電的5納米在預計2021年首發(fā)Zen4架構(gòu)處理器。而針對5納米的詳細細節(jié)，臺積電日前表示，將在12月初的IEDM 2019大會上公布其具體情況，屆時將可更加深入了解臺積電在下一個先進制程上發(fā)展的狀況。