（文章來源：半導(dǎo)體投資聯(lián)盟）

Stratix 10 GX 10M FPGA擁有1020萬個(gè)邏輯單元，現(xiàn)已量產(chǎn)。該款元件密度極高的FPGA，是基于現(xiàn)有的英特爾 Stratix 10 FPGA 架構(gòu)以及英特爾先進(jìn)的嵌入式多芯片互連橋接 (EMIB) 技術(shù)。其利用EMIB 技術(shù)融合了兩個(gè)高密度英特爾 Stratix 10 GX FPGA 核心邏輯晶片（每個(gè)晶片容量為 510 萬個(gè)邏輯單元）以及相應(yīng)的 I/O 單元。

英特爾 Stratix 10 GX 10M FPGA 擁有 1020 萬個(gè)邏輯單元，其密度約為Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者為原英特爾 Stratix 10 系列中元件密度最高的設(shè)備。英特爾的 EMIB 技術(shù)只是多項(xiàng) IC 工藝技術(shù)、制造和封裝創(chuàng)新中的一項(xiàng)，正是這些創(chuàng)新的存在，讓英特爾得以設(shè)計(jì)、制造并交付目前世界上密度最高（代表計(jì)算能力）的 FPGA。

隨著ASIC設(shè)計(jì)的增加，對(duì)原形設(shè)計(jì)和仿真的需求不斷增加?，F(xiàn)成 (COTS) ASIC原型設(shè)計(jì)和仿真系統(tǒng)的供應(yīng)商如果能夠使用當(dāng)前最大的FPGA，意味著獲得了巨大的競(jìng)爭(zhēng)優(yōu)勢(shì)。仿真和原型設(shè)計(jì)系統(tǒng)旨在幫助半導(dǎo)體廠商在芯片制造前發(fā)現(xiàn)和避免代價(jià)高昂的軟硬件設(shè)計(jì)缺陷，從而節(jié)省數(shù)百萬美元。

使用最大型的 FPGA，就能夠在盡可能少的 FPGA 設(shè)備中納入大型 ASIC、ASSP 和 SoC 設(shè)計(jì)。英特爾 Stratix 10 GX 10M FPGA是用于此類應(yīng)用的一系列大型 FPGA 系列中的最新設(shè)備。該款全新的英特爾 Stratix 10 FPGA 支持仿真和原型設(shè)計(jì)系統(tǒng)的開發(fā)，適用于耗用億級(jí) ASIC 門的數(shù)字 IC 設(shè)計(jì)。包含 1020 萬個(gè)邏輯單元的英特爾 Stratix 10 GX 10M FPGA，現(xiàn)已支持英特爾 Quartus Prime 軟件套件。該套件采用新款專用 IP，明確支持 ASIC 仿真和原型設(shè)計(jì)。

此外，英特爾 Stratix 10 GX 10M FPGA 是第一款使用 EMIB 技術(shù)并在邏輯和電氣上將兩個(gè) FPGA 構(gòu)造晶片結(jié)合到一起的英特爾 FPGA，實(shí)現(xiàn)高達(dá) 1020 萬個(gè)邏輯單元密度。在該設(shè)備上，數(shù)萬個(gè)連接通過多顆 EMIB 將兩個(gè) FPGA 構(gòu)造晶片進(jìn)行連接，從而在兩個(gè)單片 FPGA 構(gòu)造晶片之間形成高帶寬連接。

英特爾 Stratix 10 DX FPGA 中使用的 P tile是兼容 PCIe 4.0 的PCI-SIG 系統(tǒng)集成設(shè)備清單中的首款組件級(jí)設(shè)備。最近發(fā)布的英特爾 Agilex FPGA 中也同樣緊密集成了同款 P tile，因而也能兼容 PCIe 4.0 設(shè)備。英特爾 Stratix 10 DX 和英特爾 Agilex FPGA 中使用的 P tile是這一應(yīng)用的又一絕佳范例，它展示了諸如EMIB的先進(jìn)制造和生產(chǎn)技術(shù)，以及如何讓英特爾將一系列新產(chǎn)品快速推向市場(chǎng)，并投入全面生產(chǎn)。

（責(zé)任編輯：fqj）