一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

verilog的signed類型有哪些?

汽車玩家 ? 來(lái)源:博客園 ? 作者:lianjiehere ? 2020-01-30 09:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

數(shù)字電路中,出于應(yīng)用的需要,我們可以使用無(wú)符號(hào)數(shù),即包括0及整數(shù)的集合;也可以使用有符號(hào)數(shù),即包括0和正負(fù)數(shù)的集合。在更加復(fù)雜的系統(tǒng)中,也許這兩種類型的數(shù),我們都會(huì)用到。

有符號(hào)數(shù)通常以2的補(bǔ)碼形式來(lái)表示。圖1列出了4位二進(jìn)制表示法所對(duì)應(yīng)正負(fù)數(shù)。進(jìn)一步觀察,我們發(fā)現(xiàn)兩種類型數(shù)的加減法是一樣的,做加法和減法就是 在數(shù)輪上按正時(shí)鐘轉(zhuǎn)轉(zhuǎn)或按反時(shí)鐘轉(zhuǎn)。比方說(shuō),1001+0100,意味著從1001按照順時(shí)鐘方向移動(dòng)4個(gè)位置,其結(jié)果為1101。在無(wú)符號(hào)數(shù)類型中,它 代表(+9)+(+4)=+13;而在有符號(hào)數(shù)類型中,它則代表(-7)+(+4)=-3。從數(shù)輪上看,若是加法所得的結(jié)果溢出了,那么也就是穿越了數(shù)輪 的臨界點(diǎn)。注意這個(gè)臨界點(diǎn)對(duì)于無(wú)符號(hào)數(shù)和有符號(hào)數(shù)來(lái)說(shuō),是不一樣的:無(wú)符號(hào)數(shù),是介于1111和0000之間;有符號(hào)數(shù),則是介于0111和1000之 間。

物理加減法的行為正好和數(shù)輪的移動(dòng)類似。只要所有的運(yùn)算子和結(jié)果具有相同的位寬,那么有符號(hào)數(shù)或無(wú)符號(hào)數(shù)的形式就可用于相同的電路。比方說(shuō),設(shè)a、b和sum都是8位信號(hào),表達(dá)式

sum = a+ b;

無(wú)論這些信號(hào)被轉(zhuǎn)譯成有符號(hào)數(shù)或無(wú)符號(hào)數(shù),它都會(huì)引用相同的硬件且使用相同的二進(jìn)制表示法。這種現(xiàn)象在其他算術(shù)運(yùn)算中也是正確的(但是它不可用于非算術(shù)運(yùn)算中,比方說(shuō)有理數(shù)運(yùn)算或溢出標(biāo)志位的生成)。

verilog的signed類型有哪些

圖1 4位二進(jìn)制數(shù)輪

此外,當(dāng)運(yùn)算子或其結(jié)果的位寬不同時(shí),我們需要區(qū)分它究竟使用哪一種符號(hào)類型。因?yàn)椴煌姆?hào)類型需要不同的擴(kuò)展位。對(duì)于無(wú)符號(hào)數(shù),前置一個(gè)0,即 所謂的零擴(kuò)展位;對(duì)于有符號(hào)數(shù)來(lái)說(shuō),需要前置n個(gè)所謂的符號(hào)擴(kuò)展位。比方說(shuō)4位二進(jìn)制表示的-5為1011;當(dāng)其擴(kuò)展成8位時(shí),應(yīng)該變?yōu)?1111_1011,而不是0000_1011。

舉個(gè)例子,設(shè)a和sum為8位信號(hào),b為4位信號(hào)即b3b2b1b0。

表達(dá)式:sum = a + b

需要將b擴(kuò)展為8位。如果是無(wú)符號(hào)數(shù)形式,那么b擴(kuò)展為0000_b3b2b1b0;如果是有符號(hào)數(shù)形式,那么b擴(kuò)展為 b3b3b3b3_b3b2b1b0。上述表達(dá)式所引用的硬件包括位寬擴(kuò)展電路和加法器。因?yàn)閷?duì)于有符號(hào)數(shù)和無(wú)符號(hào)數(shù)來(lái)說(shuō),擴(kuò)展電路是不同的;所以上面那 個(gè)表達(dá)式,對(duì)應(yīng)有符號(hào)數(shù)和無(wú)符號(hào)數(shù)形式,要使用不同的硬件實(shí)現(xiàn)。

Verilog-1995中的有符號(hào)數(shù)

在Verilog-1995中,只有integer數(shù)據(jù)類型被轉(zhuǎn)移成有符號(hào)數(shù),而reg和wire數(shù)據(jù)類型則被轉(zhuǎn)移成無(wú)符號(hào)數(shù)。由于integer 類型有固定的32位寬,因此它不太靈活。我們通常使用手動(dòng)加上擴(kuò)展位來(lái)實(shí)現(xiàn)有符號(hào)數(shù)運(yùn)算。

下面的代碼片段將描述有符號(hào)數(shù)和無(wú)符號(hào)數(shù)的運(yùn)算:

01 reg [7:0] a, b;

02 reg [3:0] c,

03 reg [7:0] sum1, sum2, sum3, sum4;

04 。 . 。

05 // same width. can be applied to signed and unsigned

06 sum1 = a + b;

07 // automatica 0 extension

08 sum2 = a + c;

09 // manual 0 extension

10 sum3 = a + {4{ 1‘b0 }, c};

11 // manual sign extension

12 sum4 = a + {4{c[3]}, c};

在第一條語(yǔ)句中,a、b和sum1有相同的位寬,因此無(wú)論是轉(zhuǎn)譯成有符號(hào)數(shù)還是無(wú)符號(hào)數(shù),它都將引用相同的加法器電路。

在第二條語(yǔ)句中,c的位寬僅為4,在加法運(yùn)算中,它的位寬會(huì)被調(diào)整。因?yàn)閞eg類型被作為無(wú)符號(hào)數(shù)看待,所以c的前面會(huì)被自動(dòng)置入0擴(kuò)展位。

在第三條語(yǔ)句中,我們給c手動(dòng)前置4個(gè)0,以實(shí)現(xiàn)和第二個(gè)表達(dá)式一樣的效果。

在第四條語(yǔ)句中,我們需要把變量轉(zhuǎn)譯成有符號(hào)數(shù)。為了實(shí)現(xiàn)所需的行為,c必須擴(kuò)展符號(hào)位到8位。沒(méi)有其他的辦法,只好手動(dòng)擴(kuò)展。在代碼中,我們重復(fù)復(fù)制c的最高位4次(4{c[3]})來(lái)創(chuàng)建具有擴(kuò)展符號(hào)位的8位數(shù)。

Verilog-2001中的有符號(hào)數(shù)

在Verilog-2001中,有符號(hào)形式也被擴(kuò)展到reg和wire數(shù)據(jù)類型中。哈哈,新加一個(gè)關(guān)鍵字,signed,可以按照下面的方式定義:

reg signed [7:0] a, b;

使用有符號(hào)數(shù)據(jù)類型, 第2節(jié)所述代碼可以被改寫為:

1 reg signed [7:0] a, b;

2 reg signed [3:0] c;

3 reg signed [7:0] sum1, sum4;

4 。 . 。

5 // same width. can be applied to signed and unsigned

6 sum1 = a + b;

7 // automatic sign extension

8 sum4 = a + c;

第一條語(yǔ)句將引用一個(gè)常規(guī)的加法器,因?yàn)閍、b和sum1具有相同的位寬。

第二條語(yǔ)句,所有的右手邊變量都具有signed數(shù)據(jù)類型,c被自動(dòng)擴(kuò)展符號(hào)位到8位。因此,無(wú)需再手動(dòng)添加符號(hào)位。

在小型的數(shù)字系統(tǒng)中,我們通??梢赃x用有符號(hào)數(shù)或者無(wú)符號(hào)數(shù)。然而,在一些大型的系統(tǒng)中,會(huì)包括不同形式的子系統(tǒng)。Verilog是一種弱類型語(yǔ) 言,無(wú)符合變量和有符號(hào)變量可以在同一表達(dá)式中混用。根據(jù)Verilof的標(biāo)準(zhǔn),只有當(dāng)所有右手邊的變量具有signed數(shù)據(jù)類型屬性的時(shí)候,擴(kuò)展符號(hào)位 才被執(zhí)行。否則,所有的變量都只擴(kuò)展0。

考慮下面的代碼片段:

1 reg signed [7:0] a, sum;

2 reg signed [3:0] b;

3 reg [3:0] c;

4 。 . 。

5 sum = a + b + c;

由于c不具有signed數(shù)據(jù)類型屬性,因此右手邊的變量b和c的擴(kuò)展位為0。

Verilog有兩個(gè)系統(tǒng)函數(shù),$signed和$unsigned(),用以將括號(hào)內(nèi)的表達(dá)式轉(zhuǎn)換為signed和unsigned數(shù)據(jù)類型。比方說(shuō),我們可以轉(zhuǎn)換c的數(shù)據(jù)類型,

sum = a + b + $signed(c);

現(xiàn)在,右手邊的所有變量都具有signed數(shù)據(jù)類型屬性,因此b和c將擴(kuò)展符號(hào)位。

在復(fù)雜的表達(dá)式中,混用signed和unsigned數(shù)據(jù)類型將引入一些微妙的錯(cuò)誤,因此應(yīng)當(dāng)避免混用。如果真的很有必要,那么表達(dá)式需要保持簡(jiǎn)單,同時(shí)通用轉(zhuǎn)換函數(shù),以確保數(shù)據(jù)類型的一致性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1367

    瀏覽量

    112280
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1639

    瀏覽量

    81919
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    聲音芯片哪些類型和型號(hào)

    。下面小編就按照不同類型來(lái)給大家介紹各種類型語(yǔ)音芯片和型號(hào)。 ? 一、OTP語(yǔ)音芯片 OTP語(yǔ)音芯片是一次性編程語(yǔ)音芯片,主要應(yīng)用于一些純播放類的需求和設(shè)備,播放時(shí)長(zhǎng)6s/20s/40s/80s/170s等,以WTN6系列的O
    的頭像 發(fā)表于 07-03 17:09 ?205次閱讀
    聲音芯片<b class='flag-5'>有</b>哪些<b class='flag-5'>類型</b>和型號(hào)

    尋找verilog高手,報(bào)酬

    我采集了一塊電路板正常工作時(shí)的數(shù)據(jù),基于這些數(shù)據(jù)我想用EPM7128slc84-15(sys_clk:50Mhz)測(cè)試電路板,尋求一位verilog高手,有償
    發(fā)表于 03-08 16:31

    驅(qū)動(dòng)器哪些類型

    類型之一。它適用于高速、高精度加工,如銑削、雕刻、線切割等應(yīng)用場(chǎng)合。伺服電機(jī)驅(qū)動(dòng)器多種類型,如模擬式伺服驅(qū)動(dòng)器、數(shù)字式伺服驅(qū)動(dòng)器等,其中數(shù)字式伺服驅(qū)動(dòng)器具有更高的控制精度和穩(wěn)定性?12。 ?步進(jìn)電機(jī)驅(qū)動(dòng)器?:步
    的頭像 發(fā)表于 02-23 15:50 ?1045次閱讀

    分布式存儲(chǔ)哪幾種類型?

    分布式存儲(chǔ)哪幾種類型?分布式存儲(chǔ)系統(tǒng)是一種將數(shù)據(jù)分散存儲(chǔ)在多臺(tái)獨(dú)立節(jié)點(diǎn)上的技術(shù),根據(jù)數(shù)據(jù)模型可分為鍵值存儲(chǔ)、列式存儲(chǔ)、文檔存儲(chǔ)和圖形存儲(chǔ)等類型;按數(shù)據(jù)存儲(chǔ)單位可分為基于文件、塊和對(duì)象的存儲(chǔ);按
    的頭像 發(fā)表于 02-20 11:00 ?584次閱讀

    Verilogsigned和$signed()的用法

    1、在verilog中有時(shí)會(huì)用signed修飾符來(lái)修飾定義的數(shù)據(jù),運(yùn)算的時(shí)候也會(huì)用$signed()任務(wù)來(lái)強(qiáng)制轉(zhuǎn)換數(shù)據(jù),那么signed的修飾是為什么呢,是為了區(qū)分
    的頭像 發(fā)表于 02-17 17:47 ?657次閱讀
    <b class='flag-5'>Verilog</b>中<b class='flag-5'>signed</b>和$<b class='flag-5'>signed</b>()的用法

    Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語(yǔ)言(HDL),在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?1042次閱讀

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開(kāi)發(fā)指南

    Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開(kāi)發(fā)中的重要環(huán)節(jié),它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試平臺(tái)設(shè)計(jì)方法及
    的頭像 發(fā)表于 12-17 09:50 ?1145次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語(yǔ)法和風(fēng)格 VerilogVerilog 的語(yǔ)法更接近于 C 語(yǔ)言,對(duì)于 C 語(yǔ)言背景的工程師來(lái)說(shuō),學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程,代
    的頭像 發(fā)表于 12-17 09:44 ?1705次閱讀

    如何自動(dòng)生成verilog代碼

    介紹幾種自動(dòng)生成verilog代碼的方法。
    的頭像 發(fā)表于 11-05 11:45 ?1033次閱讀
    如何自動(dòng)生成<b class='flag-5'>verilog</b>代碼

    Verilog硬件描述語(yǔ)言參考手冊(cè)

    一. 關(guān)于 IEEE 1364 標(biāo)準(zhǔn)二. Verilog簡(jiǎn)介三. 語(yǔ)法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五. 設(shè)計(jì)流程
    發(fā)表于 11-04 10:12 ?4次下載

    system verilog語(yǔ)言簡(jiǎn)介

    ICer需要System Verilog語(yǔ)言得加成,這是ICer深度的表現(xiàn)。
    發(fā)表于 11-01 10:44 ?0次下載

    Verilog HDL的基礎(chǔ)知識(shí)

    本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí),重點(diǎn)介紹賦值語(yǔ)句、阻塞與非阻塞、循環(huán)語(yǔ)句、同步與異步、函數(shù)與任務(wù)語(yǔ)法知識(shí)。
    的頭像 發(fā)表于 10-24 15:00 ?1197次閱讀
    <b class='flag-5'>Verilog</b> HDL的基礎(chǔ)知識(shí)

    如何利用Verilog-A開(kāi)發(fā)器件模型

    Verilog-A對(duì)緊湊型模型的支持逐步完善,在模型的實(shí)現(xiàn)上扮演越來(lái)越重要的角色,已經(jīng)成為緊湊模型開(kāi)發(fā)的新標(biāo)準(zhǔn)。而且Verilog-A能夠在抽象級(jí)別和應(yīng)用領(lǐng)域中擴(kuò)展SPICE建模和仿真功能,因此學(xué)會(huì)
    的頭像 發(fā)表于 10-18 14:16 ?1353次閱讀
    如何利用<b class='flag-5'>Verilog</b>-A開(kāi)發(fā)器件模型

    FPGA Verilog HDL什么奇技巧?

    今天給大俠帶來(lái)在FPAG技術(shù)交流群里平時(shí)討論的問(wèn)題答疑合集(九),以后還會(huì)多推出本系列,話不多說(shuō),上貨。 交流問(wèn)題(一) Q:Verilog 什么奇技淫巧? A:在 Verilog 中,以下這些
    發(fā)表于 09-12 19:10

    總線異步通信幾種聯(lián)絡(luò)類型

    的靈活性和擴(kuò)展性。 在總線異步通信中,多種聯(lián)絡(luò)類型,每種類型都有其特定的應(yīng)用場(chǎng)景和特點(diǎn)。以下是對(duì)這些聯(lián)絡(luò)類型的介紹: 單工通信 單工通信是一種最基本的通信方式,它只允許數(shù)據(jù)在一個(gè)方向
    的頭像 發(fā)表于 07-23 09:21 ?955次閱讀