CY7C68013A概述

USB接口有著速度快，成本低的優(yōu)點，在現(xiàn)代計算機上已經(jīng)成為了必備接口。USB2.0 HIGH-SPEED接口理論速度為480Mbit/S，實際使用帶寬在200M以上，在一些對可靠性以及實時性要求不是特別高的場合，USB簡單易用開發(fā)容易的特點使得其成為最佳的通訊接口選擇。賽普拉斯 EZ-USB?FX2LP? (CY7C68013A/14A)是高度集成、低功耗 USB 2.0 的微控制器。其接口速率可以達到96Mbytes/s，且成本僅僅十多元RMB。

CY7C68013A(FX2LP)同FPGA連接

我們在一些定制設(shè)備中使用了USB接口，現(xiàn)在市場上最主流的USB外設(shè)接口芯片為Cypress公司的CY7C68013A，為了實現(xiàn)高帶寬的通訊，CY7C68013需要工作在GPIF或者SLAVE FIFO模式，初學(xué)者往往對這兩種模式不是很清楚，結(jié)合我們已有的經(jīng)驗，我們對兩種模式做一下簡要的說明：

GPIF模式適合CY7C68013主動同外部芯片通訊，GPIF通過幾個控制信號來實現(xiàn)狀態(tài)機的轉(zhuǎn)換，進而產(chǎn)生不同的時序。在外接SRAM、CMOS SENSOR、CPU、DSP等場合可以使用這個模式,其中DSP、CPU工作在從模式；

SLAVE FIFO模式適合同F(xiàn)PGA等自身可以跑狀態(tài)機的芯片配合使用。

在利用CY7C68013同F(xiàn)PGA通訊的時候，一般使用SLAVE FIFO模式。EZ-USB_TRM2中第9章即是詳細講述SLAVE FIFO模式的。在CY7C68013中一共有4個端點，每一個端點都可以收或者發(fā)，對應(yīng)的SLAVE FIFO有2條地址線用來選擇相應(yīng)的端點緩沖區(qū)。SLAVE FIFO一個很重要的設(shè)置就是時鐘設(shè)置，其可以工作異步或者同步模式，在實際使用時，推薦同步模式，為了降低成本，可以使用CY7C68013自身產(chǎn)生的48Mhz時鐘，詳細的設(shè)置說明可以看Fig.9-6。SLAVE FIFO有4個標志引腳用來指示FIFO狀態(tài)（空、半滿、滿、自定義等），在FPGA中寫狀態(tài)機的時候需要用到這幾個引腳，特別注意的是FLAGD引腳可以用作SLAVE FIFO的片選，當總線上有不止一個設(shè)備的時候需要用到這個功能，其他時候可以不考慮。其他的引腳和標準的FIFO沒有什么特別，大家一看就可以明白。利用51程序?qū)Y7C68013初始化好后，計算機同F(xiàn)PGA的通訊即可以打通。如果使用了多個端點，在FPGA上就要注意有一個有效的調(diào)度算法，以免某一個端點緩沖區(qū)內(nèi)的數(shù)據(jù)遲遲不取出來導(dǎo)致通訊出錯。