寫在前面

在使用MCU的嵌入式系統(tǒng)設(shè)計(jì)中，當(dāng)程序或者數(shù)據(jù)內(nèi)存占用太大而無(wú)法放入片上閃存或SRAM時(shí)，開發(fā)者通?？紤]使用SDRAM。

別問(wèn)我為什么你的MCU不支持SDRAM

SDRAM是同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的縮寫。在微控制器應(yīng)用中，微控制器通過(guò)使用外部存儲(chǔ)控制器(EMC)操作訪問(wèn)SDRAM ，SDRAM時(shí)鐘頻率通常為100MHz或133MHz。

外部存儲(chǔ)控制器通常不支持DDR SDRAM, 數(shù)據(jù)只是單邊沿采樣，即并行數(shù)據(jù)總線可以接受一個(gè)命令并在每個(gè)時(shí)鐘周期傳輸一個(gè)數(shù)據(jù)字。

在SDRAM中執(zhí)行程序是使用SDRAM的一種典型用法, 小編這里就介紹一下SDRAM中執(zhí)行程序的方法和SDRAM執(zhí)行程序的性能基準(zhǔn)。

SDRAM初始化

SDRAM必須在使用前進(jìn)行配置，SDRAM初始化分為6個(gè)步驟。

配置EMC寄存器的SDRAM時(shí)鐘頻率、字節(jié)順序和時(shí)序參數(shù)。
SDRAM的時(shí)序比較復(fù)雜，用戶需要通過(guò)查閱相關(guān)SDRAM芯片的手冊(cè)獲得時(shí)序參數(shù)(如刷新周期、預(yù)充電命令周期、自刷新退出時(shí)間、寫恢復(fù)時(shí)間等等)。

發(fā)送NOP命令

發(fā)送預(yù)充電命令

發(fā)送兩次自動(dòng)刷新命令

設(shè)置SDRAM模式

發(fā)送正常運(yùn)行命令

系統(tǒng)啟動(dòng)時(shí)，SDRAM尚未初始化。理論上，程序在系統(tǒng)啟動(dòng)后的任何時(shí)刻都可以進(jìn)行SDRAM初始化。然而，由于SDRAM初始化過(guò)程比較復(fù)雜，使用的系統(tǒng)資源較多，SDRAM初始化必須在所需的系統(tǒng)資源初始化完成后再進(jìn)行。

具體上講，開發(fā)者在芯片剛剛啟動(dòng)時(shí)(如Reset_Handler中)初始化SDRAM需要留心以下細(xì)節(jié)：

由于SDRAM初始化函數(shù)使用系統(tǒng)堆?；蛉肿兞浚_發(fā)者必須確保系統(tǒng)堆?；蛉肿兞克诘奈锢韮?nèi)存上電及時(shí)鐘使能。

在程序跳轉(zhuǎn)到主程序啟動(dòng)之前，全局變量未清零或初始化，如果在主函數(shù)之前執(zhí)行SDRAM初始化，開發(fā)者必須手動(dòng)初始化變量。

舉個(gè)例子，在LPC5460x中，開發(fā)者需要在SystemInit函數(shù)中初始化SDRAM，該函數(shù)(SystemInit)由Reset_Handler調(diào)用。在調(diào)用系統(tǒng)初始化之前，要通過(guò)設(shè)置AHBCLKCTRLSET0寄存器將SRAM時(shí)鐘使能。

Reset_Handler PROC EXPORT Reset_Handler [WEAK] IMPORT SystemInit IMPORT __main ; clock control SRAM1/SRAM2/SRAM3 for stack LDR r0, = 0x40000220 ; AHBCLKCTRLSET0 MOV r1, #0x38 STR r1, [r0] LDR r0, =SystemInit BLX r0 LDR r0, =__main BX r0 ENDP

SDRAM存儲(chǔ)器布局

當(dāng)使用SDRAM時(shí)，外部存儲(chǔ)控制器(EMC)分配SDRAM一定的地址空間。開發(fā)者可以使用鏈接描述文件將代碼或數(shù)據(jù)分配到SDRAM中。值得注意的是，鏈接器腳本編程在不同IDE之間是不同的。

以LPC5460x系列微控制器為例，SDRAM支持4個(gè)片選區(qū)，每個(gè)片選區(qū)最大支持256MB空間。

當(dāng)SDRAM的硬件連接使用SDRAM片選0的情況下，在KEIL平臺(tái)下，將加載在SPI FLASH的Coremark基準(zhǔn)測(cè)試程序拷貝到SDRAM中執(zhí)行需要以下幾步。(coremark基準(zhǔn)測(cè)試程序包括core_list_join.c，core_matrix.c，core_state.c及core_util.c)。

定義SDRAM區(qū)域，從0xA0000000開始，大小為0x80000。定義SPI FLASH區(qū)域，大小為0x80000（SPI FLASH存儲(chǔ)器的起始地址為0x10000000）。

在C源碼中使用“SDRAM_Data” 和 “SDRAM_Function”屬性，標(biāo)記放在SDRAM區(qū)域中的數(shù)據(jù)或程序。(SDRAM_Data和SDRAM_Function只是文本名字)。

也可以將整個(gè)目標(biāo)文件的數(shù)據(jù)和程序段配置到SDRAM

#define m_spifi_start 0x10000000 #define m_spifi_size 0x800000 #define m_sdram_start 0xA0000000 #define m_sdram_size 0x80000 LR_m_text2 m_spifi_start m_spifi_size { ; load to SPIFI LR_m_sdram_text m_sdram_start m_sdram_size { *(SDRAM_Data) *(SDRAM_Function) core_list_join.o core_matrix.o core_state.o core_util.o }

配置MPU

在SDRAM中運(yùn)行程序，開發(fā)者可能需要配置ARM內(nèi)核內(nèi)存保護(hù)單元(MPU)。

內(nèi)存保護(hù)單元(MPU)是一個(gè)可編程單元，用于定義內(nèi)存訪問(wèn)權(quán)限。當(dāng)MPU沒(méi)有使能時(shí)，內(nèi)存地址空間具有默認(rèn)的訪問(wèn)權(quán)限。

如ARM Cortex-M4器件通用用戶指南中所述，當(dāng)程序執(zhí)行SDRAM中的代碼且SDRAM內(nèi)存影射地址的默認(rèn)屬性為禁止執(zhí)行時(shí), 內(nèi)核就會(huì)產(chǎn)生HARDFAULT異常，且指令訪問(wèn)沖突標(biāo)志SCB->CFSR為 1，該異常表示處理器嘗試從不允許執(zhí)行的位置獲取指令。

因此，當(dāng)SDRAM被影射到默認(rèn)不可執(zhí)行的地址空間時(shí)（如在LPC5460x中，SDRAM影射到0xA0000000起始的地址），開發(fā)者必須配置并使能MPU才能在SDRAM中執(zhí)行代碼。如下例中，代碼配置并使能MPU，允許從0xA0000000到0xA0100000的內(nèi)存區(qū)域是可執(zhí)行的。

MPU->RNR = 0; //Region number 0MPU->RBAR = 0xA0000000;//Region base address/* Full Access | TEX: 000 | S: 0 | C: 0 | B:0 (No cacheable, no shareable)| 1M SIZE | ENABLE */MPU->RASR = (0 << 28) | (0x3 << 24) | (0x0 << 19) | (0 << 18) | (0 << 17) | (0 << 16) | (0xFF < 8) | (0x13 << 1) | (1 << 0);//Region size and enableMPU->CTRL = MPU_CTRL_ENABLE_Msk | MPU_CTRL_PRIVDEFENA_Msk;

SDRAM性能基準(zhǔn)

最后，小編在LPC5460x經(jīng)過(guò)程序運(yùn)行CoreMark性能基準(zhǔn)測(cè)試，總結(jié)了一點(diǎn)點(diǎn)經(jīng)驗(yàn)，分享給大家

SDRAM(16位帶寬)中的代碼執(zhí)行效率僅為在內(nèi)部SRAM中執(zhí)行效率性能40％，大約是內(nèi)部FLASH中運(yùn)行代碼性能的50％；

代碼在SDRAM中運(yùn)行時(shí)，較高的CPU頻率（CPU沒(méi)有Cache）不能改善執(zhí)行效率，這時(shí)SDRAM帶寬成為系統(tǒng)性能的瓶頸。

基于這樣的測(cè)試結(jié)果，建議大家在要求較高性能時(shí)，把程序代碼放在內(nèi)部SRAM執(zhí)行，而用片外大容量的SDRAM存放海量的數(shù)據(jù)。