受人腦工作機(jī)理、計(jì)算方式等啟發(fā)，近年來(lái)，科學(xué)家們?cè)噲D借鑒人腦的物理結(jié)構(gòu)和工作特點(diǎn)，讓計(jì)算機(jī)完成特定的計(jì)算任務(wù)。

不過(guò)，受制于傳統(tǒng)計(jì)算機(jī)架構(gòu)瓶頸的限制，在目前的信息計(jì)算處理技術(shù)中，數(shù)據(jù)存儲(chǔ)和計(jì)算需要由存儲(chǔ)芯片和中央處理器分別來(lái)完成。數(shù)據(jù)在二者之間“搬運(yùn)”處理，耗時(shí)長(zhǎng)、功耗大，還隨時(shí)有可能“交通堵塞”。

計(jì)算機(jī)能不能像人腦一樣將存儲(chǔ)和計(jì)算合二為一，從而高速處理信息？

近日，清華大學(xué)微電子所、未來(lái)芯片技術(shù)高精尖創(chuàng)新中心研究團(tuán)隊(duì)，與合作者共同研發(fā)出一款基于多個(gè)憶阻器陣列的存算一體系統(tǒng)，能夠高效地處理卷積神經(jīng)網(wǎng)絡(luò)，能效比圖形處理器芯片高兩個(gè)數(shù)量級(jí)，有望大幅提升計(jì)算設(shè)備的算力，相關(guān)成果近日發(fā)表于《自然》雜志。

存算一體小功耗實(shí)現(xiàn)大算力

隨著人工智能應(yīng)用對(duì)計(jì)算和存儲(chǔ)需求的不斷提升，集成電路芯片技術(shù)面臨諸多新挑戰(zhàn)。一方面，摩爾定律“漸行漸遠(yuǎn)”，通過(guò)集成電路工藝微縮的方式獲得算力提升越來(lái)越難；另一方面，傳統(tǒng)架構(gòu)中，計(jì)算與存儲(chǔ)在不同電路單元中完成，大量數(shù)據(jù)搬運(yùn)會(huì)造成功耗增加和額外延遲。

“如果我們把居家生活比作存儲(chǔ)，把上班比作計(jì)算，每天上班路上會(huì)消耗時(shí)間、能量，遇到早晚高峰，通勤時(shí)間會(huì)更長(zhǎng)。這個(gè)場(chǎng)景和信息處理有很多相似之處，如果存儲(chǔ)和計(jì)算合二為一，就相當(dāng)于居家辦公一樣，能減少通勤時(shí)間也能節(jié)省體力消耗，可以用更小的功耗實(shí)現(xiàn)更大的算力，減少數(shù)據(jù)傳輸?shù)难舆t?！痹搱F(tuán)隊(duì)的研究成員之一、清華大學(xué)未來(lái)芯片技術(shù)高精尖創(chuàng)新中心教授吳華強(qiáng)說(shuō)。

所以，如何實(shí)現(xiàn)計(jì)算存儲(chǔ)一體化、突破算力瓶頸，成為近年來(lái)國(guó)內(nèi)外的科研熱點(diǎn)。

憶阻器，是繼電阻、電容、電感之后的第四種電路基本元件，這種元件的阻值是由流經(jīng)它的電荷確定的。即使電流中斷，憶阻器的電阻仍然會(huì)停留在之前的數(shù)值，這意味著，就算是斷電了，這一部分的數(shù)據(jù)還可以保留。再加上憶阻器的尺寸小，可以大規(guī)模集成，功耗低，又適合做模擬計(jì)算，所以研究團(tuán)隊(duì)認(rèn)為，可以用憶阻器嘗試做存算一體、低能耗類(lèi)腦計(jì)算。

但現(xiàn)實(shí)遠(yuǎn)比理想骨感。憶阻器器件間波動(dòng)、器件電導(dǎo)卡滯、電導(dǎo)狀態(tài)漂移等，會(huì)導(dǎo)致計(jì)算準(zhǔn)確率降低，制備具有高一致性、高可靠性的多值憶阻器陣列很困難。

憶阻器性能好壞，很大程度上取決于材料的選擇與組合。在選擇材料時(shí)，團(tuán)隊(duì)主要考慮所選材料的物理參數(shù)是否易調(diào)控、未來(lái)是否適合產(chǎn)業(yè)化。

出于這些考量，團(tuán)隊(duì)在憶阻器常用的二氧化鉿材料上，添加了一層界面調(diào)控層。這個(gè)界面調(diào)控層是一種金屬氧化層材料，它的不同成分占比可以根據(jù)不同工藝精確控制。通過(guò)這種方法，可以比較有效地控制憶阻器中二氧化鉿部分的微觀變化，以及內(nèi)部的溫度和電場(chǎng)。

“界面調(diào)控層就像一層口罩，不僅能隔絕病毒、灰塵，還能保暖、保濕。這種設(shè)計(jì)方式使器件具有非常優(yōu)異的電學(xué)特性，而且可以在工廠里大規(guī)模生產(chǎn)?！痹撗芯繄F(tuán)隊(duì)的高濱副教授說(shuō)。

或許會(huì)率先應(yīng)用在人工智能領(lǐng)域

想讓?xiě)涀杵鞔嫠阋惑w系統(tǒng)解決實(shí)際問(wèn)題，需要在處理大量的計(jì)算任務(wù)中，克服器件、系統(tǒng)、算法等方面的瓶頸，卷積神經(jīng)網(wǎng)絡(luò)是很好的“試金石”。

卷積神經(jīng)網(wǎng)絡(luò)是一種重要的深度學(xué)習(xí)模型，借鑒了人腦處理視覺(jué)信息的方式，從算法角度，通過(guò)卷積、池化等操作，高效提取圖像、視頻等特征信息，在多種計(jì)算機(jī)視覺(jué)任務(wù)處理中取得了很好的效果。在傳統(tǒng)計(jì)算架構(gòu)中，受限于存儲(chǔ)和計(jì)算分離的設(shè)計(jì)，實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)模型會(huì)出現(xiàn)功耗高、延時(shí)長(zhǎng)，無(wú)法滿(mǎn)足眾多生活場(chǎng)景中電池容量、實(shí)時(shí)操作等要求。

團(tuán)隊(duì)認(rèn)為，存算一體的憶阻器，可以用來(lái)實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)等深度學(xué)習(xí)模型的高效處理，滿(mǎn)足日常應(yīng)用對(duì)算力、功耗的要求。他們還提出了空間并行的機(jī)制，將相同卷積核編程到多組憶阻器陣列中，各組憶阻器陣列可并行處理不同的卷積輸入塊。他們集成了8個(gè)憶阻器處理單元，每個(gè)單元陣列包含2048個(gè)憶阻器件，用以提高并行計(jì)算的效率。該系統(tǒng)高效運(yùn)行了卷積神經(jīng)網(wǎng)絡(luò)算法，成功驗(yàn)證了圖像識(shí)別功能，證明了存算一體架構(gòu)全硬件實(shí)現(xiàn)的可行性。

吳華強(qiáng)說(shuō)，憶阻器存算一體系統(tǒng)，或許會(huì)率先應(yīng)用在人工智能領(lǐng)域，如果用基于憶阻器的存算一體芯片生產(chǎn)手機(jī)，那么芯片的算力幾乎可以讓手機(jī)掌握“讀心術(shù)”，“它能聽(tīng)懂你的聲音，知道你喜歡哪些照片，會(huì)跟你越來(lái)越親近，變得越來(lái)越智能?！?/p>