（文章來(lái)源：快科技）

說(shuō)起西部數(shù)據(jù)，大家第一個(gè)想到的肯定是硬盤(pán)，但其實(shí)在CPU處理器領(lǐng)域，西數(shù)也是鉆研頗深，2018年底就發(fā)布了基于RISC-V指令集的自主通用架構(gòu)SweRV、開(kāi)源的SweRV指令集模擬器(ISS)，并向第三方芯片廠(chǎng)商開(kāi)放。

西數(shù)SweRV是一種32位順序執(zhí)行架構(gòu)，雙路超標(biāo)量設(shè)計(jì)，9級(jí)流水線(xiàn)，支持SMT同步多線(xiàn)程。第一個(gè)版本Swe Core EH1采用臺(tái)積電28nm工藝制造，運(yùn)行頻率高達(dá)1.8GHz，模擬性能可達(dá)4.9 CoreMark/MHz，略高于ARM A15。

今天，西數(shù)發(fā)布了兩款新的SweRV核心產(chǎn)品SweRV Core EH2、SweRV Core EL2，都屬于微控制器專(zhuān)用CPU。

SweRV Core EH2基本架構(gòu)不變，工藝升級(jí)為臺(tái)積電16nm FinFET造，以獲得性能、功耗、面積的最佳平衡，模擬性能提升29％達(dá)到6.3 CoreMark/MHz，內(nèi)核面積縮小39％僅為0.067平方毫米。它依然可用于SSD控制器等領(lǐng)域，而更強(qiáng)的性能、更小的面積使其應(yīng)用潛力更大。

SweRV Core EL2是一個(gè)超級(jí)精簡(jiǎn)版，還是32位順序架構(gòu)、16nm工藝，但改成單路超標(biāo)量、4級(jí)流水線(xiàn)、單線(xiàn)程，內(nèi)核面積只有區(qū)區(qū)0.023平方毫米，性能約3.6 CoreMarks/MHz。

它主要用于取代控制器SoC中的時(shí)序邏輯、狀態(tài)機(jī)，它們都必須盡可能的小。西數(shù)表示，EH1、EH2、EL2核心都會(huì)在近期出現(xiàn)在大量產(chǎn)品中，但沒(méi)有透露具體名單(或許自家SSD主控?)，而這些核心都會(huì)繼續(xù)對(duì)外開(kāi)放，以壯大RISC-V的生態(tài)。

此外，西數(shù)還發(fā)布了基于以太網(wǎng)OminXtend的緩存一致性技術(shù)的硬件參考設(shè)計(jì)，開(kāi)發(fā)者可引入自己的芯片設(shè)計(jì)中，比如GPU、FPGA、機(jī)器學(xué)習(xí)加速器等等。西數(shù)已將此設(shè)計(jì)交給芯片聯(lián)盟(Chips Alliance)，后者今后將負(fù)責(zé)OmniXtend協(xié)議的進(jìn)一步開(kāi)發(fā)。
（責(zé)任編輯：fqj）