一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何設計才能讓PCB的EMC效果最優(yōu)?

電路電子 ? 來源:電路電子 ? 2020-03-27 09:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCBEMC設計考慮中,首先涉及的便是層的設置;單板的層數(shù)由電源、地的層數(shù)和信號層數(shù)組成;在產品的EMC設計中,除了元器件的選擇和電路設計之外,良好的PCB設計也是一個非常重要的因素。

PCB的EMC設計的關鍵,是盡可能減小回流面積,讓回流路徑按照我們設計的方向流動。而層的設計是PCB的基礎,如何做好PCB層設計才能讓PCB的EMC效果最優(yōu)呢?

一、PCB層的設計思路

PCB疊層EMC規(guī)劃與設計思路的核心就是合理規(guī)劃信號回流路徑,盡可能減小信號從單板鏡像層的回流面積,使得磁通對消或最小化。

單板鏡像層

鏡像層是PCB內部臨近信號層的一層完整的敷銅平面層(電源層、接地層)。主要有以下作用:

(1)降低回流噪聲:鏡像層可以為信號層回流提供低阻抗路徑,尤其在電源分布系統(tǒng)中有大電流流動時,鏡像層的作用更加明顯。

(2)降低EMI:鏡像層的存在減少了信號和回流形成的閉合環(huán)的面積,降低了EMI;

(3)降低串擾:有助于控制高速數(shù)字電路中信號走線之間的串擾問題,改變信號線距鏡像層的高度,就可以控制信號線間串擾,高度越小,串擾越小;

(4)阻抗控制,防止信號反射。

鏡像層的選擇

(1)電源、地平面都能用作參考平面,且對內部走線有一定的屏蔽作用;

(2)相對而言,電源平面具有較高的特性阻抗,與參考電平存在較大的電勢差,同時電源平面上的高頻干擾相對比較大;

(3)從屏蔽的角度,地平面一般均作了接地的處理,并作為基準電平參考點,其屏蔽效果遠遠優(yōu)于電源平面;

(4)選擇參考平面時,應優(yōu)選地平面,次選電源平面

二、磁通對消原理

根據麥克斯韋方程,分立的帶電體或電流,它們之間的一切電及磁作用都是通過它們之間的中間區(qū)域傳遞的,不論中間區(qū)域是真空還是實體物質。在PCB中磁通總是在傳輸線中傳播的,如果射頻回流路徑平行靠近其相應的信號路徑,則回流路徑上的磁通與信號路徑上的磁通是方向相反的,這時它們相互疊加,則得到了通量對消的效果。

三、磁通對消的本質

磁通對消的本質就是信號回流路徑的控制,具體示意圖如下:

四、右手定則解釋磁通對消效果

如何用右手定則來解釋信號層與地層相鄰時磁通對消效果,解釋如下:

(1)當導線上有電流流過時,導線周圍便會產生磁場,磁場的方向以右手定則來確定。

(2)當有兩條彼此靠近且平行的導線,如下圖所示,其中一個導體的電流向外流出,另一個導體的電流向內流入,如果流過這兩根導線的電流分別是信號電流和它的回流電流,那么這兩個電流是大小相等方向相反的,所以它們的磁場也是大小相等,而方向是相反的,因此能相互抵消。

五、六層板設計實例

對于六層板,優(yōu)先考慮方案3

分析:

(1)由于信號層與回流參考平面相鄰,S1、S2、S3相鄰地平面,有最佳的磁通抵消效果,優(yōu)選布線層S2,其次S3、S1。

(2)電源平面與GND平面相鄰,平面間距離很小,有最佳的磁通抵消效果和低的電源平面阻抗。

(3)主電源及其對應的地布在4、5層,層厚設置時,增大S2-P之間的間距,縮小P-G2之間的間(相應縮小G1-S2層之間的間距),以減小電源平面的阻抗,減少電源對S2的影響。

對于六層板,備選方案4

分析:

對于局部、少量信號要求較高的場合,方案4比方案3更適合,它能提供極佳的布線層S2。

最差EMC效果,方案2

分析:此種結構,S1和S2相鄰,S3與S4相鄰,同時S3與S4不與地平面相鄰,磁通抵消效果差。

總結

PCB層設計具體原則:

(1)元件面、焊接面下面為完整的地平面(屏蔽);

(2)盡量避免兩信號層直接相鄰;

(3)所有信號層盡可能與地平面相鄰;

(4)高頻、高速、時鐘等關鍵信號布線層要有一相鄰地平面。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設計
    +關注

    關注

    396

    文章

    4802

    瀏覽量

    90498
  • emc
    emc
    +關注

    關注

    172

    文章

    4168

    瀏覽量

    187032
  • EMC電路
    +關注

    關注

    0

    文章

    13

    瀏覽量

    12964
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    如何為EMC設計選擇PCB疊層結構

    在設計電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時,疊層結構的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?1116次閱讀
    如何為<b class='flag-5'>EMC</b>設計選擇<b class='flag-5'>PCB</b>疊層結構

    PCBEMC設計指南

    本文檔的主要內容介紹的是工程開發(fā)中 PCBEMC設計指南
    發(fā)表于 06-08 09:50 ?19次下載

    EMC設計—PCB高級EMC設計

    目錄 EMC理論基礎 EMC測試實質 PCB的接地設計 PCB內部EMC設計 EMC去耦分析
    發(fā)表于 05-28 16:54

    逆變器EMC整改:如何驗證整改效果與長期穩(wěn)定性

    南柯電子|逆變器EMC整改:如何驗證整改效果與長期穩(wěn)定性
    的頭像 發(fā)表于 05-27 11:14 ?379次閱讀
    逆變器<b class='flag-5'>EMC</b>整改:如何驗證整改<b class='flag-5'>效果</b>與長期穩(wěn)定性

    PCBEMC設計(一):層的設置與排布原則

    PCB的電磁兼容性(EMC)設計首先要考慮層的設置,這是因為單板層數(shù)的組成、電源層和地層的分布位置以及平面的分割方式對EMC性能有著決定性的影響。為昕MarsPCBlayerstack層數(shù)的合理規(guī)劃
    的頭像 發(fā)表于 05-17 16:17 ?465次閱讀
    <b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>設計(一):層的設置與排布原則

    符合EMCPCB設計準則

    時源芯微專業(yè)EMC/EMI/EMS整改 EMC防護器件 就ESD問題而言,設計上需要注意的地方很多,尤其是關于GND布線的設計及線距,PCB設計中應該注意的要點: (1) PCB板邊間
    的頭像 發(fā)表于 05-15 16:42 ?250次閱讀

    華為PCBEMC設計指南【可下載】

    轉載一篇華為《PCBEMC設計指南》,合計94頁PDF,對PCBEMC設計從布局、布線、背板的EMC設計、射頻
    發(fā)表于 02-26 15:52

    華為PCBEMC設計指南

    轉載一篇華為《PCBEMC設計指南》,合計94頁PDF,對PCBEMC設計從布局、布線、背板的EMC設計、射頻
    的頭像 發(fā)表于 01-15 10:09 ?1434次閱讀
    華為<b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>設計指南

    PCBEMC/EMI的設計技巧

    隨著 IC 器件集成度的提高、設備的逐步小型化和器件的速度愈來愈高, 電子產品中的 EMI 問題也更加嚴重。從系統(tǒng)設備 EMC/EMI 設計的觀點來看,在設備的PCB 設計階段處理好 EMC/EMI
    發(fā)表于 11-18 15:02 ?6次下載

    PCB高級EMC設計

    PCB高級EMC設計 ?
    的頭像 發(fā)表于 11-16 11:28 ?2294次閱讀
    <b class='flag-5'>PCB</b>高級<b class='flag-5'>EMC</b>設計

    PCB設計中怎么降低EMC

    PCB(印刷電路板)設計中,降低電磁兼容性(EMC)問題是一個至關重要的環(huán)節(jié)。EMC問題主要涉及電磁干擾(EMI)和電磁敏感度(EMS)兩個方面,其中EMI是指設備或系統(tǒng)在其正常工作
    的頭像 發(fā)表于 10-09 11:47 ?968次閱讀

    高速電路PCBEMC設計考慮

    電子發(fā)燒友網站提供《高速電路PCBEMC設計考慮.pdf》資料免費下載
    發(fā)表于 09-21 11:50 ?5次下載

    PCB電路與結構的EMC協(xié)同仿真技術研究

    電子發(fā)燒友網站提供《PCB電路與結構的EMC協(xié)同仿真技術研究.pdf》資料免費下載
    發(fā)表于 09-20 11:42 ?0次下載

    電子儀器PCB設計中EMC技術的應用

    電子發(fā)燒友網站提供《電子儀器PCB設計中EMC技術的應用.pdf》資料免費下載
    發(fā)表于 09-20 11:26 ?0次下載

    多級運放級聯(lián)如何安排運放放大倍數(shù)才能讓信號質量最優(yōu)噪聲???

    如題,多級運放級聯(lián)如何安排運放放大倍數(shù)才能讓信號質量最優(yōu)噪聲小,關于集成運放的級聯(lián)有沒有相關的理論支持?
    發(fā)表于 08-27 08:14