前言

開關(guān)電源的設(shè)計(jì)在確保其它參數(shù)滿足要求的前提下，還需要將功率半導(dǎo)體和功率磁元件開關(guān)過程產(chǎn)生的EMI噪聲降低到標(biāo)準(zhǔn)限制以下。按照產(chǎn)品設(shè)計(jì)流程，通常在確定了拓?fù)浞桨负?，從理論上既可以得到理想情況下的開關(guān)傳導(dǎo)噪聲特性，而實(shí)際產(chǎn)品測試中需要考慮到開關(guān)環(huán)路雜散參數(shù)和實(shí)際器件中的雜散參數(shù)帶來的影響。其中既有雜散參數(shù)的引入造成系統(tǒng)傳遞函數(shù)變化的影響，又有磁元件等高di/dt、dv/dt器件或線路在工作中的電磁場耦合的影響。這些影響在設(shè)計(jì)前期很難簡單的預(yù)估，但卻嚴(yán)重影響開關(guān)電源的傳導(dǎo)特性。

本文通過使用ANSYS等工具，提取開關(guān)電源中的雜散參數(shù)，通過模擬電源工作環(huán)境獲得接近實(shí)際工作時(shí)的傳導(dǎo)特性。

為了方便，這里使用了某產(chǎn)品的PCB設(shè)計(jì)，其主電源采用DC12V輸入，3.3V/2A輸出，芯片方案采用TI公司的LMR14030。該方案為非隔離BUCK方案，常見于汽車電子等小功率電子設(shè)備中。

電源拓?fù)湓O(shè)計(jì)

1.1、基本參數(shù)

已知

其中為開關(guān)頻率，根據(jù)LMR14030規(guī)格書中給出的阻值和??的關(guān)系式得出。

（1）

為輸出電感的直流電阻，其值由PExprt計(jì)算得到。為輸出電容引腳電阻，根據(jù)SIwave中電容庫參數(shù)得到。

圖1、PExprt中輸出電感參數(shù)

根據(jù)張占松的《開關(guān)電源原理與設(shè)計(jì)》中的公式

代入數(shù)據(jù)可得?。由規(guī)格書中可知電源芯片的最大供電能力為3.5A，因此電源多數(shù)情況下工作在CCM模式下。要求輸出電壓紋波，根據(jù)下式

可得電容大小為?實(shí)際取值為2顆47uF電容并聯(lián)。

1.2、BUCK的開環(huán)仿真

利用simplorer搭建如下電路，將上面參數(shù)定義到對應(yīng)器件中。其中開關(guān)頻率為850khz，占空比為0.275。最終得到的電感電流和輸出電壓波形如下圖所示。

圖2、BUCK開環(huán)仿真拓?fù)?/p>

圖3、負(fù)載電阻電壓

圖4、輸出電感電流

由電感電流結(jié)果可知，電路確實(shí)工作在CCM模式。負(fù)載電阻紋波電壓為0.096V，電壓平均值為2.72V，紋波電壓超出設(shè)計(jì)要求。原因主要為輸出電容選擇了一個(gè)ESR較大的物料，當(dāng)調(diào)整為0.02Ω后，電壓紋波降低到0.4%，符合要求。開始選擇的47uF電容為1206封裝，觀察物料庫中該封裝尺寸的ESR，對比同樣容值2816封裝尺寸電容，可以發(fā)現(xiàn)小封裝尺寸電容具有更大的ESR值。

圖5、不同封裝電容的寄生電阻對比

1.3、閉環(huán)仿真

理想情況下Buck電路的傳遞函數(shù)為

其中，，，，代入數(shù)據(jù)可得它們的值如下：

，,?.

采用MATLAB計(jì)算得到所設(shè)計(jì)的開環(huán)Buck幅頻相頻特性曲線如下

圖6 開環(huán)Buck幅頻相頻特性曲線

由上圖可知，穿越頻率為,開環(huán)Buck的相位裕度為10.5°，小于45°，需要進(jìn)行相位補(bǔ)償。增益裕度不需要補(bǔ)償。

常用的補(bǔ)償方式有比例補(bǔ)償，PI補(bǔ)償，PD補(bǔ)償，PID補(bǔ)償?shù)鹊?。我們只要選取一種補(bǔ)償方式使其相位裕度大于等于45°，幅值裕度大于7dB就可以了。

我們選取補(bǔ)償后的穿越頻率?，對應(yīng)的角頻率為，利用MATLAB的點(diǎn)捕捉功能，在圖上捕捉出角頻率為的點(diǎn)，如下圖所示。

圖7、 85kHz幅頻相頻點(diǎn)捕捉圖

由上圖可知，在頻率為 85kHZ 處的相角為-161°。如果單單采用比例補(bǔ)償，是不行的。因?yàn)椴捎帽壤a(bǔ)償將開環(huán) buck 的穿越頻率由增加到?后，此時(shí)的相位裕度為 180°-153°=27°<45°，顯然不行。頻率為 85kHZ 處的相角為-161°，要是 buck 穩(wěn)定，在此處的相角最小應(yīng)該為-135°（此時(shí)對應(yīng)的相位裕度剛好為45°），只有這樣，最終的相位裕度才能大于等于 45°。所以，應(yīng)該找一個(gè)相頻曲線有大于 0 的部分補(bǔ)償網(wǎng)絡(luò)對該 buck 進(jìn)行補(bǔ)償（這里采用 PI 補(bǔ)償是不行的，有興趣的可以自己嘗試）。根據(jù)各類補(bǔ)償網(wǎng)絡(luò)的相頻曲線可知，有 PD、PID 補(bǔ)償網(wǎng)絡(luò)的相頻曲線存在大于 0 的部分。在這里，為了增大靜態(tài)增益，我們選取 PID補(bǔ)償網(wǎng)絡(luò)對系統(tǒng)進(jìn)行補(bǔ)償（有部分）。

1.4、PID補(bǔ)償網(wǎng)絡(luò)的參數(shù)設(shè)計(jì)

采用 PID 補(bǔ)償網(wǎng)絡(luò)對我們的開環(huán) buck 進(jìn)行補(bǔ)償，按照以下步驟就可以確定 PID補(bǔ)償網(wǎng)絡(luò)的各個(gè)參數(shù)。

首先將穿越頻率調(diào)整到??處，具體計(jì)算方法如下：

還是使用點(diǎn)捕捉功能，在 matlab 畫出的幅頻相頻曲線上捕捉角頻率為的幅值，如圖 7 所示，可得此時(shí)幅值為-22.6dB，所以補(bǔ)償網(wǎng)絡(luò)的應(yīng)該在開環(huán)的幅頻曲線基礎(chǔ)上加上22.6dB?（向上平移22.6個(gè)單位），使穿越頻率額由變成到。平移多少個(gè)單位，也可以通過計(jì)算得來。計(jì)算很簡單，如下：

所以 85kHz 對應(yīng)的點(diǎn)也在斜率為-40dB的直線上,因此在相頻曲線上取角頻率為和的兩個(gè)點(diǎn)（設(shè)這兩個(gè)點(diǎn)的幅值分別為和（單位dB）），利用直線斜率的定義可得：

顯然有（穿越頻率過橫軸），所以可得

（和-22.6差不多）

補(bǔ)償網(wǎng)絡(luò)的電路圖如下：

圖8、PID補(bǔ)償網(wǎng)絡(luò)電路圖

原理圖中給出的采樣網(wǎng)絡(luò)電阻值分別為和。取（是三角波峰值，閉環(huán)網(wǎng)絡(luò)傳遞函數(shù)里最終會(huì)因?yàn)槿遣ǖ谋容^環(huán)節(jié)引入一個(gè)的比例因子，也相當(dāng)于一個(gè)比例環(huán)節(jié)，所以這里需要將它帶上），則有：

所以

。將PID網(wǎng)絡(luò)的比例系數(shù)P乘到開環(huán)Buck傳遞函數(shù)里得到的傳遞函數(shù)如下：

在MATLAB 中計(jì)算上述傳遞函數(shù)，可以得到的幅頻相頻曲線如下圖所示：

圖9、傳遞函數(shù)Gp的幅頻相頻曲線

由上圖可知，傳遞函數(shù)穿越角頻率為，很接近85kHz，所以R2選擇基本合理。此時(shí)相裕角度也增加到了28°，幾乎與153°互補(bǔ)，說明計(jì)算正確。

2）提高靜態(tài)增益

為了能夠使用 PID 補(bǔ)償網(wǎng)絡(luò)提供開環(huán) buck 的靜態(tài)增益，又不影響到它的幅值裕
度（為什么會(huì)影響到幅值裕度請觀察 PID 補(bǔ)償網(wǎng)絡(luò)的相頻曲線）。

圖10、PID網(wǎng)絡(luò)的相頻曲線

因?yàn)?PID 補(bǔ)償?shù)南囝l曲線有個(gè)從-90°增加到 0°的過程，而開環(huán) buck 的相頻曲初始有個(gè)從 0°向 180°減小的過程，如果把這個(gè)這兩個(gè)過程疊加起來，可能為產(chǎn)生一個(gè)-180°的相角。這個(gè)-180°相角對應(yīng)的頻率所對應(yīng)的幅值就是系統(tǒng)的幅值裕度的相反數(shù)。而在這兩個(gè)過程中，PID 補(bǔ)償網(wǎng)絡(luò)的幅值一直為正，開環(huán) buck的幅值也一直為正。這樣一來，疊加后的幅值必然大于 0,從而幅值裕度必然小于 0，顯然是不行的。因此，為了避免產(chǎn)生這種情況，我們應(yīng)該選取合適的C2。根據(jù) PID 補(bǔ)償網(wǎng)絡(luò)和 Gp 的相頻曲線可知，如果我們使得下式成立，那么一定不會(huì)出現(xiàn)上文所說的那種情況。

所以可得

現(xiàn)在可將PID補(bǔ)償網(wǎng)絡(luò)的PI部分加入開環(huán)Buck的傳遞函數(shù)中，得到新的傳遞函數(shù)如下：

根據(jù)這個(gè)傳遞函數(shù)的幅頻相頻曲線可以判斷我們選取的，?是否合理。

在MATLAB 中重新運(yùn)行計(jì)算可得到傳遞函數(shù)的幅頻相頻特性曲線如下圖所示：

圖11、傳遞函數(shù)Gp1的幅頻相頻特性曲線

由上圖可知，的穿越角頻率為，與的穿越角頻率一致，接近85kHz。相位裕度為27°，相對于的28°幾乎不變。這里沒有出現(xiàn)我們上文說的幅值裕度為負(fù)的那種情況，說明我們選擇C2的值基本合理。接下來，我們需要做的就是增大相位裕度，使其大于等于45°。

3）提高相位裕度

觀察PID補(bǔ)償網(wǎng)絡(luò)的相頻特性曲線可知，如果要提高開環(huán)Buck的相位裕度，應(yīng)該P(yáng)ID補(bǔ)償網(wǎng)絡(luò)的相頻曲線上相角大于（45°-27°）=18°的部分加到上，也就是有。如果我們先取試試看，此時(shí)可確定的值如下：

經(jīng)過PID補(bǔ)償后，閉環(huán)網(wǎng)絡(luò)的傳遞函數(shù)?如下：

通過MATLAB 可得的幅頻相頻曲線如下圖所示：

圖12、GpID的幅頻相頻曲線

的穿越角頻率為，接近85kHz，但是相位裕度為33°偏小。我們在此技術(shù)上增大C1，相位裕度也會(huì)增加，經(jīng)過一番嘗試后最終取得C1=18pF，此時(shí)閉環(huán)Buck的幅頻相頻曲線如下：

圖13、最終幅頻相頻曲線

由上圖可知，閉環(huán)Buck的穿越角頻率為，相位裕度為46.3°，幅值裕度為無窮大，滿足要求。至此PID補(bǔ)償網(wǎng)絡(luò)的參數(shù)全部計(jì)算完畢，下面開始進(jìn)行閉環(huán)Buck的仿真。

1.5、Buck閉環(huán)仿真

閉環(huán)仿真電路如下圖所示：

圖14、閉環(huán)仿真電路拓?fù)?/p>

這里需要注意放大器中傳輸頻率（放大器帶寬）參數(shù)的設(shè)置，由于放大器具有頻率響應(yīng)特性，如果其傳輸頻率接近采樣電阻輸入電壓的波動(dòng)頻率，就會(huì)出現(xiàn)信號(hào)失真的情況，這里我們先不考慮由于實(shí)際放大器在工作中出現(xiàn)的信號(hào)失真問題，所以將其傳輸頻率設(shè)置為200MHz，即遠(yuǎn)大于電路開關(guān)頻率850kHz。

仿真結(jié)束后的電感電流波形如下圖所示，電流峰峰值的0.5倍小于電感平均電流值，buck工作在CCM模式。下圖中的三角波為將電流波形進(jìn)行局部放大的部分。

圖15、電感電流波形

圖16、負(fù)載電阻電壓波形

輸出電壓，紋波電壓?，紋波電壓

，滿足設(shè)計(jì)要求。

前面仿真采用了具有實(shí)際物理參數(shù)的模型，所以其環(huán)路響應(yīng)過程存在特定的幅頻相頻響應(yīng)特性，如果以純粹的數(shù)學(xué)模型替代，是不需要對環(huán)路部分進(jìn)行補(bǔ)償?shù)?。如下面就采用?shù)學(xué)模塊替代放大器、電容電阻和比較器，其具有簡單且計(jì)算結(jié)果理想的特點(diǎn)。方便最終進(jìn)行驗(yàn)證。下圖a中的模塊搭建最為簡單方便，圖b中需要對PID模塊中的P、I、和D參數(shù)進(jìn)行合理的設(shè)置，才可得到正確的結(jié)果。

（a）

（b）

圖17、采用數(shù)學(xué)模塊作為環(huán)路控制

2、PCB及磁元件寄生參數(shù)的提取

2.1、PCB的寄生參數(shù)提取

下圖為本次需要仿真的電源原理圖和PCB部分，該電源采用TI公司的LMR14030芯片方案。其開關(guān)特性已經(jīng)由第一章中結(jié)合芯片參數(shù)與環(huán)路補(bǔ)償計(jì)算獲得，其計(jì)算結(jié)果應(yīng)該接近電源實(shí)際工作的狀態(tài)。由于無法獲得該芯片的spice模型，所以采取第一章中的控制模型，下圖U3電源芯片中的EN、RT/SYNC、SS和BOOT管腳在實(shí)際工作中對EMI傳導(dǎo)噪聲的影響并不大，所以沒必要對這些管腳內(nèi)部的電路進(jìn)行建模。

圖18、主電源部分原理圖

圖19、主電源（黃色部分）PCB布局

將PCB文件導(dǎo)入SIwave軟件中，將目標(biāo)電源部分網(wǎng)絡(luò)中的各器件設(shè)置為端口，抽取寬頻S參數(shù)。

圖20、PCB文件的S參數(shù)

2.2、磁元件模型建立

由圖18原理圖部分可以知道，12V電源部分包含3個(gè)電感原件，分別為L1、L2、L3，其中L1為TDK公司的ACM450型號(hào)共模電感，其參數(shù)如下，粗略計(jì)算得到該共模電感的感值為1.4uH。L2和L3為未知廠家的差模電感。

圖21、L1共模電感參數(shù)

新建PExprt文件，選擇共模電感，輸入電感的電壓電流和感值，然后選擇TDK公司的磁芯。由軟件給出自動(dòng)設(shè)計(jì)得到的結(jié)果。我們選擇RM14磁芯作為本次電感模型的磁芯。計(jì)算得到的電感參數(shù)如下圖所示。

圖22、共模電感L1的設(shè)計(jì)參數(shù)

設(shè)計(jì)完畢后，將選擇的方案導(dǎo)入到PEmag中，由PEmag自動(dòng)生成電感的Maxwell模型，并完成求解過程。求解完成后，將其導(dǎo)出為SML模型，以方便simplorer調(diào)用。

圖23、共模電感L1的繞組結(jié)構(gòu)以及Maxwell磁場分布

由于磁芯材料具有非線性，實(shí)際電感需要考慮匝間電容效應(yīng)，所以求解過程中這些因素都要考慮進(jìn)去，按照下圖參數(shù)設(shè)置。

圖24、求解設(shè)置

與L1的設(shè)計(jì)過程一樣，L2選擇TDK公司PC50材質(zhì)、RM12形狀的磁芯，L3選擇Epcos公司PC50材質(zhì)，PM70形狀的磁芯。

2.3、傳導(dǎo)仿真系統(tǒng)電路搭建

SIwave求解PCB文件后，獲得了電源走線部分的寬頻S參數(shù)。由PExprt設(shè)計(jì)電感原件，然后由Maxwell對電感模型進(jìn)行三維求解。同時(shí)也根據(jù)第一章部分得到該電源的環(huán)路控制部分參數(shù)。至此，系統(tǒng)仿真電路所需的參數(shù)已經(jīng)全部獲得，打開simplorer，將SIwave模型以SML模型形式導(dǎo)入，然后導(dǎo)入電感原件的SML模型，并將PID控制環(huán)路添加進(jìn)來。最終得到下圖電路。

圖25、系統(tǒng)仿真電路

上圖仿真電路中的電容采用含有寄生參數(shù)的集總電路表示，以描述其在寬頻范圍內(nèi)的非線性特征。其特征值采用SIwave電容庫中各大電容廠家給出的電容參數(shù)，具體如下表所示。

表1、系統(tǒng)仿真電路中的電容參數(shù)

仿真完成后，將LISN上檢測到的傳導(dǎo)噪聲經(jīng)過傅里葉變換得到頻域結(jié)果，如下圖所示，可以看到，開關(guān)頻率的基頻和二次諧波超標(biāo)，6MHz左右?guī)缀鮿倓偠氵^限制線，高頻超標(biāo)。

圖26、傳導(dǎo)仿真結(jié)果

下圖為測試結(jié)果，由于沒有采用連續(xù)頻譜測試，丟失了很多信息，從現(xiàn)有的數(shù)據(jù)來開，基頻實(shí)測PK值62.2dBuV，仿真結(jié)果中該頻率為54.8dBuV，1.7MHz位置仿真結(jié)果為51dBuV，實(shí)測結(jié)果PK值約為45dBuV。

圖27、傳導(dǎo)測試結(jié)果

3、結(jié)果分析及優(yōu)化

產(chǎn)品前期設(shè)計(jì)中，工程師是無法憑借個(gè)人經(jīng)驗(yàn)直接對電源傳導(dǎo)噪聲進(jìn)行有效的優(yōu)化的。而優(yōu)化無非是優(yōu)化開關(guān)電源拓?fù)?，PCB布局布線，和接口濾波電路這三種方式，從操作性和難易程度來講，三種方式依次降低。第一種方式可實(shí)現(xiàn)性最低，因?yàn)?a target="_blank">EMC工程師在電源拓?fù)溥x擇上是沒有多少話語權(quán)的。第二種方式需要根據(jù)傳導(dǎo)噪聲在PCB上的分布，對PCB走線布局進(jìn)行重新設(shè)計(jì)的，而優(yōu)化PCB走線及布局是需要結(jié)構(gòu)和layout工程師配合進(jìn)行的。EMC工程師最具話語權(quán)的方式僅剩濾波電路了，這里就嘗試采用PI中目標(biāo)阻抗優(yōu)化的方式，快速調(diào)整輸入端電源網(wǎng)絡(luò)的阻抗特性，增加高頻隔離度。

注：這里僅提供電容部分優(yōu)化思路，電感部分的邏輯是一致的，對于電容無法照顧到的頻段，可以采用電感進(jìn)行補(bǔ)充，其過程無非是調(diào)整電感參數(shù)將整個(gè)阻抗曲線控制在更低水平。

根據(jù)oldfriend電源完整性優(yōu)化設(shè)計(jì)文章中對目標(biāo)阻抗的設(shè)計(jì)，文章中給出的建議是0.5*Imax（以1/2最大電流值作為目標(biāo)值）。

圖28、目標(biāo)阻抗的設(shè)定

由于最終是以LISN端接收到的紋波大小來評(píng)估EMI特性，所以采用第二章中LISN上的傳導(dǎo)噪聲紋波作為紋波參考，其穩(wěn)定后的紋波峰峰值為0.095V，負(fù)載電流為2.18A，因此目標(biāo)阻抗設(shè)計(jì)為0.087Ω。

圖29、LISN端的噪聲電壓波形

3.1、隨機(jī)電容組合參數(shù)

采用siwave中的PI Advisor模塊對12V輸入網(wǎng)絡(luò)進(jìn)行阻抗優(yōu)化設(shè)計(jì)，查找siwave電容庫中對應(yīng)封裝和容值的電容寄生參數(shù)，隨機(jī)選擇滿足封裝和容值要求的電容型號(hào)，其中C1和C4暫且用2816陶瓷電容替代，最終電容參數(shù)如下表所示。

表2、隨機(jī)選取的陶瓷電容參數(shù)

3.2、優(yōu)化電容參數(shù)

打開PI Advisor，選擇0.087Ω作為目標(biāo)阻抗，得到10個(gè)優(yōu)化方案，分別總結(jié)如下

圖30、十種優(yōu)化方案的電容容值及型號(hào)

以上十種方案的輸入輸出隔離度結(jié)果對比如下，對比可見其中第4種結(jié)果的隔離度較好。缺陷在于該方案在低頻3MHz左右的阻抗高于初始方案。

圖31、不同電容方案的S參數(shù)對比

3.3、電容結(jié)果對比

將3.1和3.2中Scheme 4的電容參數(shù)作為對比，分別帶入系統(tǒng)電路中，得到的傳導(dǎo)結(jié)果如下，從中可以看出，3.2節(jié)中的電容方案在3MHz以上的高頻部分具有較低的EMI傳導(dǎo)噪聲，而低于3MHz的部分，其噪聲幅值是高于3.1節(jié)中的電容方案的。

圖32、兩種電容方案在系統(tǒng)電路中得到的傳導(dǎo)結(jié)果

上圖中4MHz~10MHz部分，3.2節(jié)方案的結(jié)果是明顯低于3.1節(jié)對應(yīng)方案的，這與圖32中的S參數(shù)結(jié)果是對應(yīng)的。兩者分別采用了ANSYS designer和simplorer求解，采用designer求解所需時(shí)間為16秒，而采用simplorer求解所需時(shí)間為3個(gè)小時(shí)，對于需要優(yōu)化濾波電路參數(shù)的工作來講，采用designer無疑是最快速的。

圖33、Designer仿真記錄

圖34、Simplorer仿真記錄

3.4、調(diào)整布局繼續(xù)優(yōu)化

根據(jù)3.3節(jié)simplorer仿真結(jié)果，將其作為激勵(lì)源導(dǎo)入siwave中，進(jìn)行近場仿真，獲取低頻噪聲對應(yīng)的電場分布如下，可以看到1.7MHz頻率對應(yīng)的近場噪聲主要分布在L2和U3位置的12V網(wǎng)絡(luò)，傳導(dǎo)噪聲分布主要在TOP層。

圖35、1.7MHz傳導(dǎo)噪聲的近場分布

檢查PCB布局，36-（a）可以明顯發(fā)現(xiàn)，初始狀態(tài)下12V網(wǎng)絡(luò)在Top層走包圍U3區(qū)域，（U3和P3V3在底層），由于邊緣效應(yīng)，以及接近輸出在表層的FB信號(hào)部分走線，會(huì)耦合部分傳導(dǎo)噪聲，因此將其遷移到第二層，遠(yuǎn)離板邊及其他敏感電源網(wǎng)絡(luò)。36-（c）可以發(fā)現(xiàn)，硬件工程師將C1儲(chǔ)能電容放在了L2之前，這是極其錯(cuò)誤的做法，而且C1和C4兩顆電容均遠(yuǎn)離U3，這都會(huì)增加U3從C1取電的阻抗。因?yàn)橛蠨1防反二極管存在，后面可將D1修改為L1進(jìn)行嘗試。另一個(gè)問題在于L1周邊的電容過于集中，所以將其分散開來，同時(shí)增加電源網(wǎng)絡(luò)過孔數(shù)量，在盡量不修改布局的前提下進(jìn)行優(yōu)化處理。

（a）

（b）

（c）

（d）

圖36、PCB優(yōu)化前后

（a）（b）優(yōu)化前；（c）（d）優(yōu)化后

以上面PCB優(yōu)化為基礎(chǔ)，導(dǎo)入初始狀態(tài)下的電容參數(shù)進(jìn)行PI電源網(wǎng)絡(luò)阻抗優(yōu)化，從優(yōu)化結(jié)果中得到下面兩個(gè)低頻較好的方案，選擇方案5作為電容組合。

圖37、去耦電容優(yōu)化

表3、電容組合參數(shù)

暫不考慮耐壓等其他問題，將其直接導(dǎo)入Designer仿真S參數(shù)，同時(shí)考慮電感部分，得到的S參數(shù)如下，在不同位置放置端口查看觀察不同位置的濾波效果，可以看到S21（連接器到電源芯片-藍(lán)色線）并不是插損最低的曲線，最低位置在D1和L2之間。

圖38、表3得到的S參數(shù)

將3.3節(jié)的電容參數(shù)導(dǎo)入進(jìn)來，對比布局調(diào)整后的變化，如下圖所示，可以看到低頻有所降低，布局的優(yōu)化使濾波電路整體波動(dòng)降低了，所以說即便是輕微的布局調(diào)整對電源濾波電路效果的影響也是巨大的。

圖39、調(diào)整PCB布局前后后相同電容組合的S參數(shù)對比

根據(jù)designer中調(diào)整的情況，發(fā)現(xiàn)在調(diào)整L2到電源芯片之間的電容參數(shù)時(shí)，端口到電源芯片之間的S21結(jié)果變化不大，因此假設(shè)主要影響濾波電路性能參數(shù)的部分在于接口到L2之間，筆者在共模電感兩側(cè)和防反二極管位置增加X電容后發(fā)現(xiàn)，確實(shí)有明顯改善。由于PCB布局的不合理，重新布局會(huì)嚴(yán)重增加筆者的工作量，加上筆者個(gè)人水平有限（想偷個(gè)懶^_^?。﹥?yōu)化部分到此為止。結(jié)果中的部分電容和電感對電源傳導(dǎo)噪聲并無有效濾波效果，所以我們可以嘗試將部分電容去掉Cutdown部分

圖40、優(yōu)化后的S參數(shù)（黑色虛線優(yōu)化前；紅色為優(yōu)化后）

表4、最終電容參數(shù)

將得到的優(yōu)化結(jié)果導(dǎo)入Simplorer進(jìn)行系統(tǒng)電路仿真，得到的傳導(dǎo)結(jié)果如下，可以看到，除15MHz位置以外的整個(gè)傳導(dǎo)噪聲幅值均有下降，作為汽車電子產(chǎn)品，該頻段結(jié)果不做考察，所以這樣的結(jié)果勉強(qiáng)可以接受，對筆者來講純粹是為了偷懶，所以沒有繼續(xù)對電感部分進(jìn)行優(yōu)化。如果項(xiàng)目經(jīng)理對產(chǎn)品的成本或者結(jié)構(gòu)需求做出調(diào)整，那時(shí)我們就需要考慮每個(gè)EMI器件的必要性以及產(chǎn)品PCB布局的優(yōu)化方向，當(dāng)然這些需求都可以采用EDA工具進(jìn)行快速的模擬。

圖41、優(yōu)化前后的傳導(dǎo)電壓噪聲（藍(lán)色）

3.5、可做的其他工作

本次僅采用PCB文件對電源部分傳導(dǎo)噪聲進(jìn)行仿真，對于需要考慮金屬外殼、散熱片以及復(fù)雜的外接線束所帶入的影響，需要采用Q3D或者HFSS進(jìn)行三維準(zhǔn)靜態(tài)/全波參數(shù)的提取，采用SIwave/HFSS與simplorer或者Designer的聯(lián)合仿真，在仿真結(jié)束后可以通過Push Excitations將電路仿真結(jié)果作為激勵(lì)源導(dǎo)入SIwave或者HFSS中，進(jìn)行近場和遠(yuǎn)場輻射仿真，以便使用者快速定位噪聲泄露途徑，優(yōu)化PCB和結(jié)構(gòu)布局，由于篇幅有限，這里僅貼個(gè)圖進(jìn)行簡單描述，其余部分不再贅述。

圖42、符合CISPR 25標(biāo)準(zhǔn)要求的三維全波仿真

圖43、PCB的近場輻射

4、結(jié)語

系統(tǒng)電磁兼容的仿真，需要使用者同時(shí)掌握較多的軟件模塊，同時(shí)需要對系統(tǒng)關(guān)鍵環(huán)路響應(yīng)狀態(tài)進(jìn)行數(shù)字建模，在前期基于諸多測試數(shù)據(jù)的基礎(chǔ)上，不斷修正仿真中使用到的器件參數(shù)和系統(tǒng)仿真模塊參數(shù)，然后使用ANSYS 3D component將其封裝成可重復(fù)使用的器件庫，利用不斷的測試-仿真數(shù)據(jù)迭代，推進(jìn)產(chǎn)品逐步走向正向設(shè)計(jì)。