一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Laplacian算子的FPGA實現(xiàn)方法

姚小熊27 ? 來源:電路城論壇 ? 作者:Casper.T ? 2020-06-16 17:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在圖像處理系統(tǒng)中常需要對圖像進行預(yù)處理。由于圖像處理的數(shù)據(jù)量大,對于實時性要求高的系統(tǒng), 采用軟件實現(xiàn)通常難以滿足實時性的要求。AlteraQuartusⅡ作為一種可編程邏輯的設(shè)計環(huán)境,由于其強大的設(shè)計能力和直觀易用的接口,越來越受 到數(shù)字系統(tǒng)設(shè)計者的歡迎。QuartusⅡ支持Altera的IP核,包含了LPM/Megafunctions宏功能模塊庫,設(shè)計者只需要選取設(shè)置這些 功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用,從而使用戶可以充分利用成熟的模塊,大大簡化了設(shè)計的復(fù)雜性,加快了設(shè)計速度。

拉普拉斯算子是一種重要的圖像增強算子,它是一種各向同性濾波器,即濾波器的響應(yīng)與濾波器作用圖像的突變方向無關(guān),而且實現(xiàn)簡單,被廣泛用于圖像銳化和高頻增強等算法中。在此,提出一種使用QuartusⅡ開發(fā)環(huán)境的Megafunctions功能模塊實現(xiàn)拉普拉斯算子的方案,可以做到實時增強圖像的高頻細節(jié)。

1 、Laplacian算子介紹拉普拉斯算子是各向同性線性算子,二元函數(shù)f(x,y)的拉普拉斯變換定義為:

Laplacian算子的FPGA實現(xiàn)方法

基本高通濾波模板中所有系數(shù)的和為0,如果在模板所覆蓋的區(qū)域內(nèi)像素的灰度值都相同或者灰度值的變化較為緩慢.則模板的輸出為0或輸出很小。人們常用的高通提升濾波方法,就是將原圖像乘以一個放大因子A,再減去低通濾波圖像。高通提升濾波可以表示為: 高通提升濾波圖像=A×原圖像-低通濾波圖像=(A-1)×原圖像+原圖像-低通濾波圖像=(A-1)×原圖像+高通濾波圖像

Laplacian算子的FPGA實現(xiàn)方法

即:

式中:當A=1時,高通提升濾波就是基本的高通濾波;當A》1時,部分原圖像被加到高通濾波的結(jié)果上,這就恢復(fù)了部分高通濾波中丟失的低頻成分。因此,經(jīng)過高通提升濾波的圖像與原圖像更加相像,同時又對圖像的邊緣進行了增強。進行模板卷積的主要步驟為:

(1)將模板在圖中漫游,并將模板中心與圖中某個像素位置重合;

(2)將模板上系數(shù)與模板下對應(yīng)像素相乘;

(3)將所有乘積相加;

(4)將和(模板的輸出響應(yīng))賦給圖中對應(yīng)模板中心位置的像素。當模板遍歷圖像中的每個像素就得到圖像濾波結(jié)果。實現(xiàn)Laplacian高通提升濾波的模板如圖1所示。

Laplacian算子的FPGA實現(xiàn)方法

文獻[2]的實驗證明,使用圖1(a)所示掩模能得到更好的銳化效果,所以在硬件實現(xiàn)時使用該掩模。實驗中取A=1。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618549
  • Laplacian
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    6983
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    基于FPGA的壓縮算法加速實現(xiàn)

    本設(shè)計中,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA實現(xiàn)該算法時,可
    的頭像 發(fā)表于 07-10 11:09 ?771次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實現(xiàn)</b>

    如何使用USB中斷傳輸方法訪問FPGA?

    我目前正在設(shè)計一個可以通過 CY7C65216 從 Windows PC 訪問 FPGA 的單元。 我正在考慮使用USB中斷傳輸方法訪問FPGA。 這可能嗎? 如果有,是否有任何示例軟件程序(驅(qū)動程序、應(yīng)用程序)可供我參考? 我
    發(fā)表于 05-19 06:04

    Linux系統(tǒng)中通過預(yù)留物理內(nèi)存實現(xiàn)ARM與FPGA高效通信的方法

    管理子系統(tǒng)管理。因此,需要預(yù)留一部分物理內(nèi)存,使其不被內(nèi)核管理。接下來將為大家詳細介紹在 Linux 系統(tǒng)中通過預(yù)留物理內(nèi)存實現(xiàn) ARM 與 FPGA 高效通信的方法,預(yù)留物理內(nèi)存包括
    的頭像 發(fā)表于 04-16 13:42 ?683次閱讀
    Linux系統(tǒng)中通過預(yù)留物理內(nèi)存<b class='flag-5'>實現(xiàn)</b>ARM與<b class='flag-5'>FPGA</b>高效通信的<b class='flag-5'>方法</b>

    利用FPGA實現(xiàn)USB 2.0通信接口

    USB?2.0接口的實現(xiàn)方式 利用FPGA實現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實現(xiàn)USB
    的頭像 發(fā)表于 12-30 13:59 ?2897次閱讀
    利用<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>USB 2.0通信接口

    基于FPGA實現(xiàn)圖像直方圖設(shè)計

    簡單,單采用FPGA實現(xiàn)直方圖的統(tǒng)計就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來進行圖像的加速處理。但這暫時不是我的重點。 用C語言實現(xiàn)直方圖統(tǒng)計:u
    的頭像 發(fā)表于 12-24 10:24 ?789次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>圖像直方圖設(shè)計

    FPGA驅(qū)動AD芯片之實現(xiàn)與芯片通信

    概述:?利用FPGA實現(xiàn)AD芯片的時序,進一步實現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時序圖的實現(xiàn),掌握時序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?1089次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動AD芯片之<b class='flag-5'>實現(xiàn)</b>與芯片通信

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細的Verilog測試平臺設(shè)計方法及Verilog FPGA
    的頭像 發(fā)表于 12-17 09:50 ?1148次閱讀

    FPGA中浮點四則運算的實現(xiàn)過程

    由于定點的四則運算比較簡單,如加減法只要注意符號擴展,小數(shù)點對齊等問題即可。在本文中,運用在前一節(jié)中描述的自定義浮點格式FPGA中數(shù)的表示方法(下),完成浮點四則運算的實現(xiàn)過程 1.自定義浮點格式加
    的頭像 發(fā)表于 11-16 11:19 ?1435次閱讀
    <b class='flag-5'>FPGA</b>中浮點四則運算的<b class='flag-5'>實現(xiàn)</b>過程

    FPGA門數(shù)的計算方法

    ,ESB/BRAM)和實現(xiàn)相同功能的標準門陣列比較,門陣列中包含的門數(shù)即為該FPGA基本單元的等效門數(shù),然后乘以基本單元的數(shù)目就可以得到FPGA門數(shù)估計值;二是分別用FPGA和標準門陣
    的頭像 發(fā)表于 11-11 09:45 ?1163次閱讀
    <b class='flag-5'>FPGA</b>門數(shù)的計算<b class='flag-5'>方法</b>

    一種簡單高效配置FPGA方法

    本文描述了一種簡單高效配置FPGA方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?1624次閱讀
    一種簡單高效配置<b class='flag-5'>FPGA</b>的<b class='flag-5'>方法</b>

    基于 DSP5509 進行數(shù)字圖像處理中 Sobel 算子邊緣檢測的硬件連接電路圖

    使用 FPGA 或?qū)S玫膱D像處理芯片與 DSP5509 協(xié)同工作,提高邊緣檢測的速度。 并行處理:利用 DSP5509 的并行處理能力,同時對多個像素點進行 Sobel 算子計算,提高處理效率??梢酝ㄟ^
    發(fā)表于 09-25 15:25

    如何用FPGA實現(xiàn)一個通信系統(tǒng)的發(fā)射端接收機?

    ,共同進步。 歡迎加入FPGA技術(shù)微信交流群14群! 交流問題(一) Q:用FPGA實現(xiàn)一個通信系統(tǒng)(5GHz頻段,通信距離越10km)的發(fā)射端&接收機,如何規(guī)劃學習路線? 完全0
    發(fā)表于 09-10 19:15

    如何在FPGA實現(xiàn)按鍵消抖

    按鍵操作。因此,實現(xiàn)有效的按鍵消抖機制對于提高系統(tǒng)的穩(wěn)定性和可靠性至關(guān)重要。以下是在FPGA實現(xiàn)按鍵消抖的詳細步驟和策略,包括原理、方法、代碼示例及優(yōu)化建議。
    的頭像 發(fā)表于 08-19 18:15 ?3552次閱讀

    摩爾線程攜手智源研究院完成基于Triton的大模型算子庫適配

    里,即成功完成了近60個算子的功能驗證,精度符合交付標準,并實現(xiàn)對Bert-large模型的全面支持。FlagGems算子庫在摩爾線程MUSA架構(gòu)上展現(xiàn)出了接近手寫算子的計算性能,且性
    的頭像 發(fā)表于 08-02 11:06 ?1437次閱讀

    分享幾個用FPGA實現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

    今天我們分享幾個用FPGA實現(xiàn)的小型神經(jīng)網(wǎng)絡(luò),側(cè)重應(yīng)用。
    的頭像 發(fā)表于 07-24 09:30 ?1894次閱讀
    分享幾個用<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>的小型神經(jīng)網(wǎng)絡(luò)