Imec和GlobalFoundries已展示了一種內(nèi)存處理器芯片，該芯片可以實(shí)現(xiàn)高達(dá)2900 TOPS / W的能效，比當(dāng)今的商用內(nèi)存處理器芯片高約兩個(gè)數(shù)量級(jí)。該芯片采用了既定的思想，即模擬計(jì)算，并在GlobalFoundries的22nm完全耗盡絕緣體上硅（FD-SOI）工藝技術(shù)中的SRAM中實(shí)現(xiàn)。Imec的模擬內(nèi)存計(jì)算（AiMC）將作為一項(xiàng)功能提供給GlobalFoundries客戶，該功能可以在公司的22FDX平臺(tái)上實(shí)現(xiàn)。

由于神經(jīng)網(wǎng)絡(luò)模型可能具有數(shù)以千萬(wàn)計(jì)的權(quán)重，因此在內(nèi)存和處理器之間來(lái)回發(fā)送數(shù)據(jù)效率很低。模擬計(jì)算使用存儲(chǔ)器陣列來(lái)存儲(chǔ)權(quán)重，并且還執(zhí)行乘法累加（MAC）操作，因此無(wú)需進(jìn)行存儲(chǔ)器到處理器的傳輸。每個(gè)憶阻器元件（也許是ReRAM單元）的電導(dǎo)率都編程為與所需重量成比例的模擬水平。

施加與輸入激活成比例的電壓（通過(guò)數(shù)模轉(zhuǎn)換-在下圖的左側(cè)）意味著通過(guò)每個(gè)元件的電流與激活與重量的乘積成比例。流過(guò)每條垂直位線（下圖中的垂直線）的電流是這些激活權(quán)重乘積的總和，可以通過(guò)模數(shù)轉(zhuǎn)換器饋送電流。激活權(quán)積的總和對(duì)于神經(jīng)網(wǎng)絡(luò)算法的計(jì)算至關(guān)重要。

“在實(shí)踐中，除了ReRAM以外，還有許多其他選擇–我們可以使用MRAM，F(xiàn)lash，DRAM……該程序的目的是了解最適合該應(yīng)用程序的應(yīng)用程序，并針對(duì)每個(gè)應(yīng)用程序域優(yōu)化這些選項(xiàng)，”該程序的Diederik Verkest解釋說(shuō)。 Imec機(jī)器學(xué)習(xí)總監(jiān)。

測(cè)試芯片

Imec基于GlobalFoundries的22nm FD-SOI工藝構(gòu)建了一個(gè)稱為模擬推理加速器（AnIA）的測(cè)試芯片。AnIA的512k SRAM單元陣列以及包括1024個(gè)DAC和512個(gè)ADC的數(shù)字基礎(chǔ)架構(gòu)占用4mm 2的空間。它可以執(zhí)行大約一百萬(wàn)

基于6位（加號(hào)位）輸入激活，三進(jìn)制權(quán)重（-1、0，+ 1）和6位輸出的每個(gè)操作周期的計(jì)算。

Imec機(jī)器學(xué)習(xí)小組的Ioannis Papistas說(shuō)：“我們能夠在0.8和0.6V的不同電源電壓下產(chǎn)生矩陣矢量乘法輸出?！?在較低的電源電壓下運(yùn)行而不影響操作的準(zhǔn)確性可以顯著降低操作的功耗，這對(duì)于推斷能量受限系統(tǒng)特別重要。這是我們?cè)O(shè)計(jì)的一項(xiàng)重要功能，通過(guò)22FDX流程實(shí)現(xiàn)，可以在邊緣進(jìn)行競(jìng)爭(zhēng)性推理?！?/p>

Imec在CIFAR 10數(shù)據(jù)集上顯示了對(duì)象識(shí)別推理的準(zhǔn)確性結(jié)果，與類似的量化基準(zhǔn)相比，該結(jié)果僅下降了一個(gè)百分點(diǎn)。在0.8 V的電源電壓下，在23.5 TOPS時(shí)AnIA的能效在1050至1500 TOPS / W之間。對(duì)于0.6 V的電源電壓，AnIA在1800-2900 TOPS / W左右達(dá)到了5.8 TOPS。