抗干擾問題是現(xiàn)代電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié),它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。對(duì)PCB工程師來說,抗干擾設(shè)計(jì)是大家必須要掌握的重點(diǎn)和難點(diǎn)。
PCB板中干擾的存在
在實(shí)際研究中發(fā)現(xiàn),PCB板的設(shè)計(jì)主要有四方面的干擾存在:電源噪聲、傳輸線干擾、耦合和電磁干擾(EMI)。
1、電源噪聲
高頻電路中,電源所帶有的噪聲對(duì)高頻信號(hào)影響尤為明顯。因此,首先要求電源是低噪聲的。在這里,干凈的地和干凈的電源同樣重要。

2、傳輸線
在PCB中只可能出現(xiàn)兩種傳輸線:帶狀線和微波線。傳輸線最大的問題就是反射,反射會(huì)引發(fā)出很多問題,例如負(fù)載信號(hào)將是原信號(hào)與回波信號(hào)的疊加,增加信號(hào)分析的難度;反射會(huì)引起回波損耗(回?fù)p),其對(duì)信號(hào)產(chǎn)生的影響與加性噪聲干擾產(chǎn)生的影響同樣嚴(yán)重。
3、耦合
干擾源產(chǎn)生的干擾信號(hào)是通過一定的耦合通道對(duì)電控系統(tǒng)發(fā)生電磁干擾作用的。干擾的耦合方式無非是通過導(dǎo)線、空間、公共線等作用在電控系統(tǒng)上。分析下來主要有以下幾種:直接耦合、公共阻抗耦合、電容耦合、電磁感應(yīng)耦合、輻射耦合等。

4、電磁干擾(EMI)
PCB及電路抗干擾措施
印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系,接下來,我們僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。
1、電源線設(shè)計(jì)
根據(jù)印制線路板電流的大小,盡量加粗電源線寬度,減少環(huán)路電阻。同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致,這樣有助于增強(qiáng)抗噪聲能力。
2、地線設(shè)計(jì)
數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路,應(yīng)使它們盡量分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地,實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地,地線應(yīng)短而粗,高頻元件周圍盡量用柵格狀大面積地箔。
3、退耦電容配置
PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐笋铍娙荨?/p>
退耦電容的一般配置原則是:
①電源輸入端跨接10 ~100uf的電解電容器。如有可能,接100uF以上的更好。
②原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容,如遇印制板空隙不夠,可每4~8個(gè)芯片布置一個(gè)1 ~ 10pF的電容。
③對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件,如 RAM、ROM存儲(chǔ)器件,應(yīng)在芯片的電源線和地線之間直接接入退耦電容。
④電容引線不能太長(zhǎng),尤其是高頻旁路電容不能有引線。
4、PCB設(shè)計(jì)中消除電磁干擾的方法

-
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
396文章
4798瀏覽量
90186 -
干擾
+關(guān)注
關(guān)注
0文章
214瀏覽量
27740
原文標(biāo)題:怎樣進(jìn)行PCB電路板的抗干擾設(shè)計(jì)?
文章出處:【微信號(hào):eda365wx,微信公眾號(hào):EDA365電子論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
射頻印制電路板(PCB)的設(shè)計(jì)如何解決信號(hào)干擾
射頻PCB電路板的抗干擾設(shè)計(jì)
印制電路板設(shè)計(jì)原則和抗干擾措施
基于用于列車正常運(yùn)行的PCB電路板抗干擾設(shè)計(jì)

多層PCB電路板設(shè)計(jì)的基本流程解析

評(píng)論