時(shí)至今日，不管從國際形勢還是國家對于“中國芯”的扶持，“國產(chǎn)化”這一話題越來越要付出實(shí)踐，對于FPGA這一“萬能芯”也是很多企業(yè)會優(yōu)先考慮的。

從華為被“卡脖子”到集成電路正式成為國家學(xué)科，都能看出國家對于國產(chǎn)芯的迫切發(fā)展，今天就來簡單總結(jié)下國產(chǎn)FPGA這一“萬能芯”的發(fā)展概況。

下面排名不分先后：
西安智多晶微電子有限公司
1.1 公司簡介 西安智多晶微電子有限公司，成立于2012年，總部位于西安，北京設(shè)立有EDA軟件研究中心。創(chuàng)始團(tuán)隊(duì)擁有三十多年豐富的FPGA設(shè)計(jì)制造經(jīng)驗(yàn)，曾就職于海外該領(lǐng)域領(lǐng)先企業(yè)，并擔(dān)任多個(gè)專業(yè)方向技術(shù)帶頭人。核心團(tuán)隊(duì)來自于國內(nèi)各知名院校和優(yōu)秀的FPGA研發(fā)團(tuán)隊(duì)，是國內(nèi)目前集硬軟件設(shè)計(jì)、生產(chǎn)、銷售最具競爭力的高科技企業(yè)。 公司專注可編程邏輯電路器件技術(shù)的研發(fā)，并為系統(tǒng)制造商提供高集成度、高性價(jià)比的可編程邏輯器件、可編程邏輯器件IP核、相關(guān)軟件設(shè)計(jì)工具以及系統(tǒng)解決方案。賦能產(chǎn)業(yè)，“芯”系未來，是智多晶的奮斗愿景，團(tuán)隊(duì)致力于在LED驅(qū)動、視頻監(jiān)控、圖像處理、工業(yè)控制、4G/5G通信網(wǎng)絡(luò)、數(shù)據(jù)中心等各行業(yè)應(yīng)用充分發(fā)揮FPGA的方案優(yōu)勢，以市場和客戶為導(dǎo)向，幫助合作伙伴提升其核心競爭力。 公司目前已實(shí)現(xiàn)55nm、40nm工藝中密度FPGA的量產(chǎn)，并針對性推出了內(nèi)嵌Flash、SDRAM等集成化方案產(chǎn)品，截至2018年已批量發(fā)貨2KK片。通過嚴(yán)謹(jǐn)科學(xué)的設(shè)計(jì)，360度圍繞客戶的技術(shù)支持及服務(wù)，以及貫穿全流程的高標(biāo)準(zhǔn)測試管理，我們正在為更多的行業(yè)合作伙伴提供最符合需求的高性價(jià)比FPGA整體解決方案。 官網(wǎng)：http://www.isilicontech.com/page29

1.2 FPGA系列

1.2.1 Seagull1000系列CPLD產(chǎn)品特性 ●采用0.162um的低功耗技術(shù)工藝，正向自主研發(fā)的構(gòu)架設(shè)計(jì)，提供64-256宏單元陣列產(chǎn)品 ●采用先進(jìn)的嵌入式閃存（eFlash）的低功耗存儲單元，具備數(shù)據(jù)加密功能 ●最大頻率Fmax=322MHz，3.5ns快速輸入輸出（I/O）引腳延遲 ●每個(gè)輸出可高達(dá)80 PTs，高達(dá)四個(gè)總體OE控制，四個(gè)專用總體時(shí)鐘輸入接口，每個(gè)宏單元都具備時(shí)鐘、輸出、使能設(shè)置/復(fù)位智能控制組合及在功能模塊間共享 ●豐富輸入資源（36輸入邏輯塊），提供狀態(tài)機(jī)及計(jì)數(shù)器設(shè)計(jì)，個(gè)別地方OE控制每個(gè)I/O引腳 ●核心操作電源為3.3V和1.8V，使用符合IEEE 1532接口的3.3V/1.8V在系統(tǒng)可編程（In-System Programmable，ISP) ●低功耗：靜態(tài)電流1.0mA @1.8V，是功耗敏感的應(yīng)用的最佳解決器件 ●多功能可編程輸入輸出接口 ，支持3.3V, 2.5V or 1.8V I/O電源

1.2.2 Sealion 2000系列FPGA產(chǎn)品特性 ●采用55nm的低功耗技術(shù)工藝，正向自主研發(fā)，先進(jìn)的低成本、低功耗FPGA架構(gòu) 提供4K到25K的查找表邏輯單元，單一封裝集成了2M*32 bit Synchronous DRAM（SDRAM） 嵌入式高速雙接口存儲器（dual port SRAM/FIFOBlock ）(真雙端/偽雙端） 內(nèi)置多個(gè)18×18/9×9可串行乘法器以及算術(shù)邏輯單元（ALU），可做兩層疊加實(shí)現(xiàn)DSP處理的應(yīng)用 ●內(nèi)置2個(gè)鎖相環(huán)（PLL）和2個(gè)延時(shí)鎖相環(huán)（DLL），提供倍頻、分頻、相位轉(zhuǎn)移等系統(tǒng)時(shí)鐘功能 ●通用輸入輸出端口支持高速存儲器界面,DDR、DDR2 支持400Mbps DDR2界面，DQS輸入端90度相位轉(zhuǎn)換 DQS輸入端到系統(tǒng)時(shí)鐘接軌（clock domain transfer），1:4 and 4:1串行并行轉(zhuǎn)換（Serializer / Deserializer） ●通用輸入輸出端口，支持800Mbps LVDS 支持低壓差分信號傳輸接口（LVDS）800Mbps 時(shí)鐘延遲匹配電路，7:1 LVDS界面 ●芯片性能能夠與Spartan-6/Cyclone-4系列的FPGA芯片相匹配

1.2.3 Seal 5000系列 FPGA概述 Seal 5000FPGA同樣采用正向設(shè)計(jì)，芯片軟件設(shè)計(jì)流程和ISE/Quartus II/Diamond 類似，包括綜合、約束、布局布線、下載編程等。智多晶的芯片使用自主研發(fā)的FPGA開發(fā)軟件“HqFpga”, 完成綜合、布局布線、時(shí)序分析、配置編程和片內(nèi)邏輯分析。智多晶的Seal 5000系列FPGA芯片，在性能上能夠與Virtex-7系列的FPGA芯片對標(biāo)。 Seal 5000系列FPGA為高性能邏輯設(shè)計(jì)人員、高性能DSP設(shè)計(jì)人員和高性能嵌入式系統(tǒng)設(shè)計(jì)人員提供了滿足邏輯、DSP、軟/硬微處理器和連接功能的需求的最佳解決方案。 Seal 5000 FPGA器件系列特性 ●自主研發(fā)，先進(jìn)的低成本、低功耗的FPGA架構(gòu) 基于28納米技術(shù)工藝（28nm），20K到200K的查找表邏輯單元 嵌入式高速雙接口存儲器（dualport SRAM/FIFOBlock）（真雙端/偽雙端） 內(nèi)置多個(gè)with pre-adder18×18/9×9可串行乘法器以及算術(shù)邏輯單元（ALU），可做兩層疊加實(shí)現(xiàn)DSP處理的應(yīng)用，頻率高達(dá)500MHZ。 ●內(nèi)置鎖相環(huán)（PLL）提供倍頻、分頻、相位轉(zhuǎn)移、spreadspectrum等系統(tǒng)時(shí)鐘功能 ●通用輸入輸出端口支持高速存儲器界面，SDR、DDR2、DDR3、LPDDR2、LPDDR3 支持1.2GbpsDDR3界面，DQS輸入端90度相位轉(zhuǎn)換 DQS輸入端到系統(tǒng)時(shí)鐘接軌（clock domain transfer），1:4 and 4:1串行并行轉(zhuǎn)換（Serializer / Deserializer） ●通用輸入輸出端口，支持1.2GbpsLVDS 支持低壓差分信號傳輸接口（LVDS）1.2Gbps ●高速串行并行接口(SERDES)： 4個(gè)通道的嵌入式SERDES 支持6Gbps全雙工串行（full-duplex）協(xié)議 內(nèi)置物理編碼子層（Physical Coding Sublayer、PCS） 支持常用的數(shù)據(jù)協(xié)議，包括PCIExpress、千兆以太網(wǎng)（GbE, SGMII）、XAUI、SRIO、CPRI、OBSAI、SD-SDI和HD-SDI. ●支持商業(yè)與工業(yè)溫度等級 1.3 EDA軟件與License

我在官網(wǎng)沒找到相關(guān)的EDA軟件和License介紹，但是在

北京飄石科技有限公司（http://www.uptops-dt.com/nd.jsp?id=46#_np=2_302）（兩家公司關(guān)系下面會介紹）提供了下載鏈接和評估版本，但是不清楚為什么不在自己官網(wǎng)集成或者添加鏈接。

下面開始使用一下HqFPGA。

轉(zhuǎn)自：https://zhuanlan.zhihu.com/p/32061948

有了自家的FPGA，沒有自己的綜合工具怎么辦，那也沒人愿意使用啊。智多晶找到了國內(nèi)一家專業(yè)做FPGA綜合工具的公司---北京飄石科技有限公司（北京飄石官網(wǎng)），然后建立合作。在我實(shí)習(xí)期間，該公司已和智多晶商洽并購事宜，目前從飄石官網(wǎng)來看，產(chǎn)品沒有更新了，估計(jì)已經(jīng)被智多晶拿下了，成為智多晶不可分割的一部分。智多晶FPGA綜合工具名為HqFpgaXIST，我們自己稱為HQ。

國內(nèi)外大多數(shù)FPGA軟件是單點(diǎn)工具的堆集，雖然這些單點(diǎn)工具也“集成”在一個(gè)軟件系統(tǒng)中，但工具之間只能通過文件接口來傳遞設(shè)計(jì)信息，造成工作重復(fù)、運(yùn)行時(shí)間長、一致性差、無法全局優(yōu)化等問題。HqFpga在單一的可執(zhí)行文件中集成了RTL-to-FPGA的所有功能。各功能模塊共享統(tǒng)一的數(shù)據(jù)模型、器件模型及時(shí)序分析引擎，從而得以完成簡單、快速、高效及優(yōu)化的FPGA開發(fā)。

具體有哪些特色呢？ 1.FPGA 資源感知綜合(Resource Aware Synthesis) ●表達(dá)式優(yōu)化 ●資源共享 ●FSM優(yōu)化 ●MUX優(yōu)化 ●片上專用資源推斷與映射 2.時(shí)序驅(qū)動(TimingDriven)優(yōu)化 ●組合邏輯優(yōu)化、寄存器優(yōu)化 ●映射、組裝、布局、布線 3.邏輯與物理優(yōu)化 ●時(shí)鐘感知布局(Clockaware placement) ●次級時(shí)鐘網(wǎng)絡(luò)優(yōu)化 ●物理綜合 4.RTL級別調(diào)試 ●直接在RTL源代碼上選取信號 ●“所見即所得” ●更用戶友好 5.豐富的調(diào)試手段 ●多種觸發(fā)條件 ●多種采樣深度 ●不同采樣位置 ●波形顯示 6.基于標(biāo)準(zhǔn)JTAG接口 7.支持遠(yuǎn)程調(diào)試 8.與開發(fā)環(huán)境無縫集成

當(dāng)然有些功能是剛做出來，只能達(dá)到功能實(shí)現(xiàn)，還沒有很好的交互，比如Insight（該功能類似于邏輯分析儀，完全自主開發(fā)，不是像quartus的signaltap是從綜合網(wǎng)表級抓取信號，而是直接在RTL級抓取信號）目前用于簡單調(diào)試可行，太龐大的工程還不能很好的支持。

HQ風(fēng)格是這樣的。

還可以是這樣的。HQ支持兩種界面，前圖為標(biāo)準(zhǔn)界面，也就是默認(rèn)界面，你點(diǎn)擊左上方“C”按鈕即可切換為后圖傳統(tǒng)視圖風(fēng)格，你喜歡怎樣就怎樣，個(gè)人比較喜歡第一種標(biāo)準(zhǔn)視圖風(fēng)格，簡潔干凈，主視圖區(qū)三個(gè)大大的標(biāo)志從左往右走完，即可完成從RTL--->bitstream（下載文件）的全過程。同時(shí)支持腳本操作，是標(biāo)準(zhǔn)的tcl，這個(gè)在FPGA開發(fā)的時(shí)候真是良心設(shè)計(jì)（給贊了）。

說到綜合器，必然會考慮其性能，尤其是編譯速度，畢竟像vivado這樣的巨無霸等起來都可以來局王者農(nóng)藥了。我這里拿我做過的一個(gè)攝像頭+VGA+LCD的工程來測試一下。具體軟件操作這里不做詳細(xì)介紹，可以從下圖所示位置查看用戶手冊，比較全面，尤其是命令方式操作。

先上幾幅圖來感受一下軟件的風(fēng)格，您肯定會覺得和市面上各大佬的風(fēng)格完全不同。

新建工程后，是這樣添加源文件的。新建工程的時(shí)候需要選擇具體哪一款FPGA。

工程文件添加好以后，以此點(diǎn)擊點(diǎn)擊工作區(qū)的那三個(gè)大按鈕，就可以完成編譯和綜合工作。在主視圖去下方可以看到編譯信息。如果有錯誤同樣會提示，只不過目前不是很完善，無法雙擊錯誤提示信息進(jìn)行定位，但是提供了行號，也比較方便?？梢酝ㄟ^點(diǎn)擊主視圖區(qū)中小按鈕進(jìn)行信息查看。

比如綜合信息查看，還可以在工程文件夾下找到該記錄文件。

比如時(shí)序約束文件的建立或?qū)?，時(shí)序約束文件是標(biāo)準(zhǔn)的.sdc文件。

比如資源利用查看。

比如布局情況查看，可放大縮小，使用和quartus的差不多，不過HQ更簡潔，也意味著功能還不是能強(qiáng)大，比如沒有邏輯鎖定功能。

比如綜合后個(gè)單元位置信息。

比如資源利用統(tǒng)計(jì)簡報(bào)。

比如綜合后生成的ncl網(wǎng)表文件，直接可以查看，尤其是在時(shí)序過不去的時(shí)候，需要手動布局可以用這個(gè)文件。最后就是生產(chǎn)比特流，作為下載文件。目前下載文件格式是.svf。該版本HQ還不能支持下載，需要ispLEVER中的SVFdebug插件進(jìn)行文件下載。

這是在傳統(tǒng)視圖模式下的情況，和普通工具類軟件差不多，左邊工程目錄，右邊編輯區(qū)。標(biāo)準(zhǔn)和傳統(tǒng)兩種視圖可以任意切換，溜溜的。

看了這么多圖片，相信您已經(jīng)感覺到了HQ和別家綜合器的不同之處了，那么HQ性能如何呢？我們可以查看綜合信息來一探究竟。

從上圖可以看到這個(gè)過程只花費(fèi)了67s就生成了比特流下載文件，我的筆記本是i3處理器，用了5年了，反正很卡。那么這個(gè)表現(xiàn)到底怎么樣呢？由于HQ還不是很完善，尤其是調(diào)試部分的功能，所以在做這個(gè)工程之前是用altera的cyclone4進(jìn)行實(shí)現(xiàn)，然后移植到智多晶的FPGA上，幸好這個(gè)工程還沒有刪除，所以我用quartus進(jìn)行綜合，看看二者的差別。

不知道圖片右下角的時(shí)間您能不能看清，我專門標(biāo)注了，4分31秒。HQ用的時(shí)間67秒，是quartus的1/4，這個(gè)數(shù)據(jù)可能和電腦有很大關(guān)系，但是我是在同一臺機(jī)子上做的測試，所以比較可信。

這或許是因?yàn)镠Q現(xiàn)在還有一些功能不具備，導(dǎo)致其綜合速度完勝quartus。但是也有一些必然因素。我在實(shí)習(xí)期有幸和飄石公司的技術(shù)大拿因?yàn)轫?xiàng)目交流過，他主要負(fù)責(zé)HQ中bitstream的生成，從他那里了解到HQ所用的布局布線的算法以及下載文件生成的算法和ISE、vivado、quartus、diamond以及synplify（綜合部分算法）不同，具體有哪些不同我也不清楚，畢竟綜合器里面全是算法密集區(qū)，但是可以通過HQ綜合過程的打印信息可以大概知道RTL到bitstream這個(gè)過程經(jīng)歷了哪些環(huán)節(jié)，十分詳細(xì)，如果您有興趣可以仔細(xì)研究，包括HQ綜合后的時(shí)序報(bào)告，個(gè)人覺得比Timequest好用很多，并且時(shí)序報(bào)告很直觀。

紫光同創(chuàng)

2.1 公司簡介

深圳市紫光同創(chuàng)電子有限公司，系紫光集團(tuán)下屬公司，專業(yè)從事可編程邏輯器件（FPGA、CPLD等）研發(fā)與生產(chǎn)銷售，是中國FPGA領(lǐng)導(dǎo)廠商，致力于為客戶提供完善的、具有自主知識產(chǎn)權(quán)的可編程邏輯器件平臺和系統(tǒng)解決方案。 紫光同創(chuàng)注冊資本4億元，總投資超過15億元，是國家高新技術(shù)企業(yè)，擁有高中低端全系列產(chǎn)品，產(chǎn)品覆蓋通信、網(wǎng)絡(luò)安全、工業(yè)控制、視頻監(jiān)控、汽車電子、消費(fèi)電子、數(shù)據(jù)中心等應(yīng)用領(lǐng)域。 紫光同創(chuàng)立足中國大陸，總部設(shè)在深圳，擁有上海、北京、成都等分公司，公司人數(shù)超過450人、研發(fā)人員占比超過85%，擁有專利近200項(xiàng)、核心專利占比超過85%。 官網(wǎng)：https://www.pangomicro.com/about/introduction/index.html

2.2 FPGA系列

2.2.1 Titan系列FPGA產(chǎn)品特性

Titan系列是中國第一款國產(chǎn)自主產(chǎn)權(quán)千萬門級高性能FPGA產(chǎn)品，采用40nm CMOS工藝和自主產(chǎn)權(quán)的體系結(jié)構(gòu)，廣泛適用于通信網(wǎng)絡(luò)、信息安全、數(shù)據(jù)中心、工業(yè)控制等領(lǐng)域。 ·高達(dá)174K等效LUT4邏輯單元 ·40nm工藝;自主的LUT5架構(gòu);創(chuàng)新的軟硬件一體化開發(fā)流程 ·系統(tǒng)最高頻率500MHz，塊存儲器資源高達(dá)9Mbit ·支持多種高速IO接口：SERDES速率5.0Gbps； ·DDR3速率800Mbps； ·LVDS速率800Mbps； ·PCIE Gen2x4

2.2.2 Logos系列FPGA產(chǎn)品特性

Logos系列FPGA采用40nm CMOS工藝和全新LUT5結(jié)構(gòu)，集成RAM、DSP、ADC、Serdes、DDR3等豐富的片上資源和IO接口，具備低功耗、低成本和豐富的功能，為客戶提供高性價(jià)比的解決方案，廣泛應(yīng)用于工業(yè)控制、通信、消費(fèi)類等領(lǐng)域，是客戶大批量、成本敏感型項(xiàng)目的理想選擇。 ·40nm工藝，低成本、低功耗 ·12K~100K LUTs ·靈活可編程的CLM，每個(gè)CLM包含4個(gè)LUT5和6個(gè)寄存器 ·支持RAM軟錯誤檢測與糾錯功能 ·提供DDR3 800Mbps ·支持多種標(biāo)準(zhǔn)IO，LVDS、MIPI接口 ·LVDS最高速率800Mbps ·SERDES速率高達(dá)6.375Gbps ·集成ADC硬核 ·先進(jìn)的256-bit AES加密

2.2.3 Compact系列CPLD產(chǎn)品特性

Compact系列CPLD產(chǎn)品，采用55nm eFlash工藝和自主產(chǎn)權(quán)體系結(jié)構(gòu)，滿足低功耗、低成本、小尺寸的設(shè)計(jì)要求，適用于系統(tǒng)配置、接口擴(kuò)展和橋接、板級電源管理、上電時(shí)序管理、傳感器融合等應(yīng)用需求，廣泛應(yīng)用于通信、消費(fèi)電子、無人機(jī)、工業(yè)控制等領(lǐng)域。 ·55nm eFlash工藝，非易失可編程器件 ·1K~10K LUT4邏輯單元，支持3.3/2.5V內(nèi)核、或1.2V低電壓內(nèi)核 ·支持MIPI、LVDS、I2C、SPI、OSC、RAM、PLL等 ·支持RAM軟錯誤檢測與糾錯功能 ·支持Dual Boot功能，勿需外掛Flash ·支持后臺更新，禁止回讀等功能，安全性高 ·用戶IO高達(dá)383個(gè) ·封裝小至2.5mm x 2.5mm

1.3 EDA軟件與License

Pango Design Suite是紫光同創(chuàng)基于多年FPGA開發(fā)軟件技術(shù)攻關(guān)與工程實(shí)踐經(jīng)驗(yàn)而研發(fā)的一款擁有國產(chǎn)自主知識產(chǎn)權(quán)的大規(guī)模FPGA開發(fā)軟件，可以支持千萬門級FPGA器件的設(shè)計(jì)開發(fā)。該軟件支持工業(yè)界標(biāo)準(zhǔn)的開發(fā)流程，可實(shí)現(xiàn)從RTL綜合到配置數(shù)據(jù)流生成下載的全套操作。

官方可以下載相關(guān)的軟件和申請license，這一點(diǎn)比較友好。 轉(zhuǎn)自：https://zhuanlan.zhihu.com/p/31918794

PDS軟件如下圖。

這是PDS 2017.1的界面

這是ISE14.7的界面

這是Vivado 2017.3的界面

這是Quartus II 13.0的界面 恩，相信已經(jīng)有朋友看出來了，PDS這個(gè)界面還真和ISE有點(diǎn)神似，不過相似沒關(guān)系，看著還算簡潔，而且PDS的軟件安裝包只有三百多兆，比起其他幾款都小了很多，可能是紫光的產(chǎn)品還比較少吧，據(jù)我所知，目前紫光只有兩款FPGA，X家和A家多的都數(shù)不過來了。PDS在編譯速度上還是比較慢的，我用我的i3低功耗筆記本實(shí)測幾款主流綜合工具，對于一個(gè)流水燈來說。ISE14.7和QuartusII13.0可能不到一分鐘就編譯完成，Vivado可能是由于內(nèi)部算法的不同，會有2-3分鐘的時(shí)間，PDS我沒有掐表，目測五分鐘是有了。不過對于工程量大的設(shè)計(jì)，PDS的速度也沒有很明顯的降下來，我們比賽做的項(xiàng)目最后的大工程，我電腦用ISE14.7跑了有二十分鐘吧，PDS用的時(shí)間少了一點(diǎn)。綜合來說PDS在編譯速度上基本與ISE14.7持平，小工程ISE14.7完勝，大工程PDS略占便宜。畢竟ISE已經(jīng)停更了么。當(dāng)然在人性化設(shè)計(jì)和美觀上評價(jià)，我認(rèn)為ISE還是好，也可能是我用習(xí)慣了吧。 對于軟件還有很多地方需要說說，比如我們要看自己寫的代碼的原理圖的話，ISE上直接點(diǎn)擊Synthesize-XST下的View RTL Schematic便可直接打開，那么PDS呢，需要重新打開一個(gè)新的界面（貌似是一個(gè)軟件），然后才能查看。

引腳分配文件的話，PDS后綴為fdc，打開文件里面是這樣的。

ISE是這樣的，恩還是ISE的好修改，好看。

IP調(diào)用界面的話，恩都差不多，都不怎么好看。

但是紫光的IP使用的話，我是必須要吐槽一下了，首先來說說PLL IP Core的調(diào)用，我對于X家和A家的軟件的話，我使用的時(shí)候感覺很便捷，填寫輸入時(shí)鐘，直接填寫輸出時(shí)鐘，然后直接輸出，至于相位偏移和占空比也是可以直接調(diào)的。PDS來了。

上圖中的1部分是輸入時(shí)鐘的，2部分是輸出時(shí)鐘的，那么下面第3部分就是用2部分倍頻的時(shí)鐘再分頻出來，輸出你要的時(shí)鐘，也就是說，比如你需要75Mhz，那么保證是整數(shù)分頻的話，你需要首先最少需要倍頻到150Mhz然后對150Mhz的時(shí)鐘進(jìn)行3分頻，最后才是輸出你需要的時(shí)鐘，那如果我需要一個(gè)99Mhz的時(shí)鐘呢，對不起支持不了，當(dāng)然我們實(shí)際使用的過程中也不需要那么奇葩的時(shí)鐘了。 接下來時(shí)RAM IP Core了，PGT180H的資源很多，芯片里面的存儲是一塊一塊的，一塊是18kbit，一共有526個(gè)，這算是很大的容量了，你需要的多的時(shí)候，它會自動拼接。

但是里面還有限制，比如下圖

最多只能用這么多了，再多的話生成兩塊拼起來也可以，不過一般情況也不會一次用這么多，除非一樣顯示很大的圖片，對，我顯示了。最后就是PDS自帶的編輯器了，說實(shí)話很不好用，雖然ISE也一樣很不好用，但是至少軟件支持和第三方編輯器級聯(lián)，但是PDS不支持，所以我這也有一點(diǎn)小建議了，就是希望PDS后面的版本可以支持第三方編輯器級聯(lián)，記住這是我建議的，后面如果紫光真的支持了，那肯定是聽了我的建議。至于軟件其他的一些功能使用，我使用時(shí)間也不長，就暫且不談。 安路科技

3.1 公司簡介 上海安路信息科技有限公司成立于2011年，總部位于浦東新區(qū)張江高科技園區(qū)。安路科技專注于為客戶提供高性價(jià)比的可編程邏輯器件（FPGA）、可編程系統(tǒng)級芯片、定制化嵌入式eFPGA IP、及相關(guān)軟件設(shè)計(jì)工具和創(chuàng)新系統(tǒng)解決方案。 專家團(tuán)隊(duì) 公司創(chuàng)始團(tuán)隊(duì)由具有國內(nèi)外集成電路產(chǎn)業(yè)界豐富經(jīng)驗(yàn)的高級管理人才、工程技術(shù)人才和學(xué)術(shù)界資深科研人員組成。 公司研發(fā)人員70%以上具有碩士或博士學(xué)位，畢業(yè)于復(fù)旦、交大、清華、北大、中科院、UCLA、UIUC、UCSD等國內(nèi)外高校。 資本歷程 2014年獲得中信資本投資 / 2015年獲得杭州士蘭微集團(tuán)和深圳創(chuàng)維集團(tuán)聯(lián)合投資 / 2017年獲得中國電子信息產(chǎn)業(yè)集團(tuán)華大半導(dǎo)體有限公司和上?？萍紕?chuàng)業(yè)投資有限公司戰(zhàn)略投資。/2019年獲得深圳市創(chuàng)新投資集團(tuán)有限公司、蘇州厚載成長投資管理合伙企業(yè)（有限合伙）等戰(zhàn)略投資。 業(yè)務(wù)范圍 安路科技量產(chǎn)和在研產(chǎn)品分為三個(gè)系列：高端PHOENIX（鳳凰）、中端EAGLE（獵鷹）、低端ELF（精靈）。產(chǎn)品在核心架構(gòu)、軟件算法和系統(tǒng)集成等方面擁有多項(xiàng)技術(shù)專利。自主開發(fā)的全流程TD軟件系統(tǒng)和硬件芯片完美地結(jié)合在一起，提供了用戶從前端綜合到位流生成的完全開發(fā)平臺。目標(biāo)市場為通訊設(shè)備、工業(yè)控制、視頻監(jiān)控、人工智能、數(shù)據(jù)中心等應(yīng)用領(lǐng)域。

安路科技根植中國，面向世界，積極參與國際競爭，努力成為中國可編程邏輯器件產(chǎn)業(yè)的主導(dǎo)企業(yè)和世界可編程邏輯器件解決方案的主要供應(yīng)商。

官網(wǎng)：http://www.anlogic.com/pro.aspx?FId=n33

3.2 FPGA系列

3.2.1 EAGLE系列FPGA產(chǎn)品特性 EAGLE 器件系列建立在一個(gè)優(yōu)化的低功耗工藝基礎(chǔ)之上，并通過最低的成本實(shí)現(xiàn)較高的性能。適當(dāng)?shù)倪壿嫼统朔ㄆ?，豐富多樣的片內(nèi)存儲器，高達(dá) 1Gbps 的 IO 速率，使得 EAGLE 器件非常適合于圖像預(yù)處理，伺服控制和高速圖像接口轉(zhuǎn)換等領(lǐng)域。 器件特性 ? 靈活的邏輯結(jié)構(gòu) ? 共有 8 種器件，邏輯規(guī)模從 14720 到 19600 LUTs，用戶 IO 數(shù)量從 71 到 196 個(gè) ? 低功耗器件 ? 先進(jìn)的 55nm 低功耗工藝 ? 靜態(tài)功耗低至 5mA ? 支持分布式和嵌入式存儲器 ? 最大支持 156,800 Kbits 分布存儲器 ? 最大支持 1088Kbits 嵌入塊存儲器 ? 嵌入塊存儲器容量 9 Kbits，可配置為真雙口，8Kx1 到 512x18 模式 ? 專用 FIFO 控制邏輯 ? 嵌入塊存儲器容量 32 Kbits，可配置為真雙口，可設(shè)置為 2K*16 或 4K*8 ? 內(nèi)置大容量存儲器 ? 部分封裝內(nèi)置 2MX32b SDR SDRAM 存儲器 ? 部分封裝內(nèi)置 8MX16b DDR SDRAM 存儲器 ? 可配置邏輯模塊(PLBs) ? 優(yōu)化的 LUT4/LUT5 組合設(shè)計(jì) ? 雙端口分布式存儲器 ? 支持算數(shù)邏輯運(yùn)算 ? 快速進(jìn)位鏈邏輯 ? 單一 Slice 支持 2 個(gè) M18x18 或 4 個(gè) M9x9 ? 源同步輸入/輸出接口 ? 輸入//輸出單元包含 DDR 寄存器 ? Generic DDRx1 ? Generic DDRx2 ? 高性能，靈活的輸入/輸出緩沖器 ? 可配置支持以下單端標(biāo)準(zhǔn) ? LVTTL ? LVCMOS (3.3/2.5/1.8V/1.5/1.2V) ? PCI ? SSTL 3.3V (Class I and II) ? SSTL 1.8V and 1.5V (Class I and II) ? HSTL 1.8V and 1.5V (Class I and II) ? 通過配置支持以下差分標(biāo)準(zhǔn) ? LVDS，Bus-LVDS, MLVDS, RSDS, LVPECL ? 支持熱插拔 ? 可配置上拉/下拉模式 ? 片內(nèi) 100 歐姆差分電阻 ? 時(shí)鐘資源 ? 優(yōu)化全局時(shí)鐘的 2 路快速時(shí)鐘 ? 針對高速 I/O 接口設(shè)計(jì)的 2 路 IOCLK ? 16 路全局時(shí)鐘 ? 最多支持 4 個(gè) PLLs 用于頻率綜合 ? 5 路時(shí)鐘輸出 ? 分頻系數(shù) 1 到 128 ? 支持 5 路時(shí)鐘輸出級聯(lián) ? 動態(tài)相位選擇 ? 配置模式 ? 主模式串行 SPI (MSPI) ? 從模式串行 (SS) ? 主模式并行 x8 (MP) ? 從模式并行 x8 (SP) ? JTAG 模式 (IEEE-1532) ? 每個(gè)芯片擁有唯一的 64 位 DNA ? BSCAN ? 兼容 IEEE-1149.1 ? 嵌入式硬核 IP ? ADC ? 12 比特逐次逼近寄存器型（SAR） ? 8 個(gè)模擬輸入 ? 1MHz 采樣速率（MSPS） ? 集成電壓監(jiān)控模塊 ? 內(nèi)置環(huán)形振蕩器 ? 封裝 ? LQFP/QFN/FBGA

3.2.2 EF3L15 FPGA產(chǎn)品特性 安路 EF3L15 FPGA，定位低成本、低功耗可編程市場。無需外部配置器件、低密度邏輯容量、豐富的存儲器、高達(dá) 1Gbps 的 IO 速率等特性，使得 EF3 FPGA 非常適用于高速接口擴(kuò)展與轉(zhuǎn)換，高速總線擴(kuò)展，高速存儲器控制等應(yīng)用場景。 器件特性 ? 靈活的邏輯結(jié)構(gòu) ? 1,520 LUTs ? 最大用戶 IO 數(shù)量達(dá) 207 個(gè) ? 低功耗器件 ? 先進(jìn)的 55nm 低功耗工藝 ? 內(nèi)置 Flash ? 內(nèi)置 4Mb flash，無需外部配置器件 ? 支持快速上電啟動 ? 支持分布式和嵌入式存儲器 ? 最大支持 12 Kbits 分布存儲器 ? 最大支持 108Kbits 嵌入塊存儲器 ? 內(nèi)置嵌入式存儲模塊（9K），多種組合模式，可配置為真雙口 ? 專用 FIFO 控制邏輯 ? 可配置邏輯模塊(PLBs) ? 優(yōu)化的 LUT4/LUT5 組合設(shè)計(jì) ? 雙端口分布式存儲器 ? 支持算數(shù)邏輯運(yùn)算 ? 快速進(jìn)位鏈邏輯 ? 源同步輸入/輸出接口 ? 輸入/輸出單元包含 DDR 寄存器支持 DDRx1、DDRx2 模式 ? 高性能，靈活的輸入/輸出緩沖器 ? 可配置支持以下單端標(biāo)準(zhǔn) ? LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V) ? PCI ? 通過配置支持以下差分標(biāo)準(zhǔn) ? LVDS,Bus-LVDS,MLVDS,RSDS, LVPECL ? 支持熱插拔 ? 可配置上拉/下拉模式 ? 片內(nèi) 100 歐姆差分電阻 ? 兼容 5V 輸入 時(shí)鐘資源 ? 16 路全局時(shí)鐘 ? 針對高速 I/O 接口設(shè)計(jì)的 2 路 IOCLK ? 優(yōu)化全局時(shí)鐘的 2 路快速時(shí)鐘 ? 多功能 PLLs 用于頻率綜合 ? 7 路時(shí)鐘輸出 ? 分頻系數(shù) 1 到 128 ? 支持 5 路時(shí)鐘輸出級聯(lián) ? 動態(tài)相位選擇 ? 配置模式 ? 主模式串行 SPI (MSPI) ? 從模式串行 (SS) ? 從模式并行 x8 (SP) ? 主模式并行 x8 (MP) ? JTAG 模式 (IEEE-1532) ? BSCAN ? 兼容 IEEE-1149.1 ? 增強(qiáng)安全設(shè)計(jì)保護(hù) ? 每個(gè)芯片擁有唯一的 64 位 DNA ? 位流支持 AES 加密 ? 嵌入式硬核 IP ? 內(nèi)置環(huán)形振蕩器 ? 封裝形式 標(biāo)準(zhǔn)尺寸：caBGA256

3.2.3 EF3系列FPGA產(chǎn)品特性 EF3 器件是安路科技的第三代 FPGA 產(chǎn)品，定位通信、工業(yè)控制和服務(wù)器市場，最多支持 336 個(gè) I/O，滿足客戶板級 IO 擴(kuò)展應(yīng)用需求。EF3 器件采用先進(jìn)的 55nm 低功耗工藝，優(yōu)化功耗與性能，并可以通過低成本實(shí)現(xiàn)較高的功能。器件旨在用于大批量、成本敏感的應(yīng)用，使系統(tǒng)設(shè)計(jì)師在降低成本的同時(shí)又能夠滿足不斷增長的帶寬要求。 器件特性 ? 靈活的邏輯結(jié)構(gòu) ? 共 2 種器件，規(guī)模從 4800 到 9280 LUTs ? 最大用戶 IO 數(shù)量達(dá) 336 個(gè) ? 低功耗工藝 ? 先進(jìn)的 55nm 低功耗工藝 ? 內(nèi)置 Flash ? 內(nèi)置 8Mb flash，無需外部配置器件 ? 支持分布式和嵌入式存儲器 ? 最大支持 74Kbits 分布存儲器 ? 最大支持 270Kbits 嵌入塊存儲器 ? 內(nèi)置嵌入式存儲模塊，多種組合模式，可配置為真雙口 ? 專用 FIFO 控制邏輯 ? 可配置邏輯模塊(PLBs) ? 優(yōu)化的 LUT4/LUT5 組合設(shè)計(jì) ? 雙端口分布式存儲器 ? 支持算數(shù)邏輯運(yùn)算 ? 快速進(jìn)位鏈邏輯 ? 源同步輸入/輸出接口 ? 輸入/輸出單元包含 DDR 寄存器支持 DDRx1、DDRx2 模式 ? 高性能，靈活的輸入/輸出緩沖器 ? 可配置支持以下單端標(biāo)準(zhǔn) ? LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V) ? PCI ? 可配置支持以下差分標(biāo)準(zhǔn) ? LVD，Bus-LVDS，MLVDS，RSDS，LVPECL ? BANK 0 和 2 支持 True LVDS 輸出，所有 BANK 均支持單端和差分輸入 ? LVDS 接口高達(dá) 1Gbps ? 支持熱插拔 ? 片內(nèi) 100 歐姆差分電阻 時(shí)鐘資源 ? 16 路全局時(shí)鐘 ? 針對高速 I/O 接口設(shè)計(jì)的 2 路 IOCLK ? 優(yōu)化全局時(shí)鐘的 2 路快速時(shí)鐘 ? 多功能 PLLs 用于頻率綜合 ? 支持 7 路時(shí)鐘輸出 ? 分頻系數(shù) 1 到 128 ? 支持 5 路時(shí)鐘輸出級聯(lián) ? 動態(tài)相位調(diào)節(jié) ? 配置模式 ? MSPI 模式 ? 從模式串行 (SS) ? 從模式并行 x8 (SP) ? 主模式并行 x8 (MP) ? JTAG 模式 (IEEE-1532) ? 增強(qiáng)安全設(shè)計(jì)保護(hù) ? 每個(gè)芯片擁有唯一的 64 位 DNA ? 支持位流 AES 加密 ? 嵌入式硬核 IP ? 內(nèi)置環(huán)形振蕩器 ? 豐富封裝形式 ? caBGA332 ? caBGA400

3.3 EDA軟件與License Tang Dynasty (TD) 軟件是安路科技自主開發(fā)的從HDL描述到最終位流下載和片上調(diào)試的完整系統(tǒng)，為安路科技所有FPGA芯片產(chǎn)品系列提供簡潔可靠的應(yīng)用設(shè)計(jì)開發(fā)環(huán)境。TD軟件系統(tǒng)采用基于統(tǒng)一數(shù)據(jù)庫的層次化設(shè)計(jì)，核心優(yōu)化引擎采用創(chuàng)新的設(shè)計(jì)自動化技術(shù)，主體流程是性能驅(qū)動的逐步精確迭代優(yōu)化進(jìn)程。TD軟件系統(tǒng)支持工業(yè)界標(biāo)準(zhǔn)的設(shè)計(jì)輸入描述，提供良好的第三方設(shè)計(jì)驗(yàn)證工具接口。 官網(wǎng)有軟件可以直接下載，因?yàn)槭褂萌藬?shù)較少，網(wǎng)上很少能找到使用教程。 特點(diǎn) ·一切從用戶考慮：界面簡潔、性能可靠、運(yùn)行速度快 ·創(chuàng)新的軟件算法有效支持ELF、EAGLE、PHOENIX等系列各個(gè)規(guī)模的器件 ·可擴(kuò)充的軟件架構(gòu)快速支持包括單芯片、SIP、IP核在內(nèi)的多品種產(chǎn)品系列 ·結(jié)構(gòu)化的軟件開發(fā)平臺支持對硬件新結(jié)構(gòu)的快速準(zhǔn)確模擬和評估 ·用戶設(shè)計(jì)IP保護(hù)和位流加密保護(hù)

京微齊力

4.1 公司簡介 京微齊力（北京）科技有限公司注冊在北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)，總部設(shè)于亦莊，在中關(guān)村設(shè)有研發(fā)中心；在上海，深圳有技術(shù)支持，市場銷售團(tuán)隊(duì)。 京微齊力是除美國外最早進(jìn)入自主研發(fā)、規(guī)模生產(chǎn)、批量銷售通用FPGA芯片及新一代異構(gòu)可編程計(jì)算芯片的企業(yè)之一。公司團(tuán)隊(duì)申請了近200件專利和專有技術(shù)（含近50件PCT/美國專利），具備獨(dú)立完整的自主知識產(chǎn)權(quán)。其產(chǎn)品將FPGA與CPU、MCU、Memory、ASIC、AI等多種異構(gòu)單元集成在同一芯片上，實(shí)現(xiàn)了可編程、自重構(gòu)、易擴(kuò)展、廣適用、多集成、高可靠、強(qiáng)算力、長周期等特點(diǎn)。產(chǎn)品所服務(wù)的市場將迅速超過幾百億，而隨之衍生的終端模組、應(yīng)用方案的市場規(guī)模將達(dá)數(shù)千億。得益于混合架構(gòu)，這類芯片硬件結(jié)構(gòu)可通過軟件來定義，產(chǎn)品能跟隨市場的需求發(fā)展而相應(yīng)變化。相比傳統(tǒng)專用芯片平均2年的生命周期，應(yīng)用于多個(gè)產(chǎn)業(yè)鏈的新型異構(gòu)可編程計(jì)算芯片的生命周期可長達(dá)10年。 公司技術(shù)與產(chǎn)品將涵蓋可編程FPGA內(nèi)核，異構(gòu)計(jì)算與存儲架構(gòu)、芯片設(shè)計(jì)、軟件開發(fā)、系統(tǒng)IP應(yīng)用等相關(guān)技術(shù)領(lǐng)域。公司提供核心關(guān)鍵芯片和相關(guān)市場應(yīng)用系統(tǒng)解決方案。 基于先進(jìn)的創(chuàng)新可編程技術(shù)，研發(fā)新一代面向人工智能/智能制造等應(yīng)用領(lǐng)域的AiPGA芯片（AI in FPGA）、異構(gòu)計(jì)算HPA芯片（Heterogeneous Programmable Accelerator）、嵌入式可編程eFPGA IP核（embedded FPGA）三大系列產(chǎn)品，產(chǎn)品市場將涵蓋云端服務(wù)器、消費(fèi)類智能終端以及國家通信/工業(yè)/醫(yī)療等核心基礎(chǔ)設(shè)施。 官網(wǎng)：http://www.hercules-micro.com/about/index.html

4.2 FPGA系列

4.3 EDA軟件與License FX - 伏羲軟件簡介 FX是自主研發(fā)的一款EDA設(shè)計(jì)工具，您可以使用它快速、高效地進(jìn)行FPGA和SoC應(yīng)用設(shè)計(jì)。用戶通過使用FX完整的EDA工具鏈與豐富的IP資源，可以有效的進(jìn)行快速應(yīng)用研發(fā)，縮短產(chǎn)品開發(fā)周期。同時(shí)FX友好的交互式集成開發(fā)環(huán)境可以支持多種廣泛使用的第三方設(shè)計(jì)工具進(jìn)行協(xié)同設(shè)計(jì)，從而進(jìn)一步加速用戶的設(shè)計(jì)與驗(yàn)證過程。 官網(wǎng)提供下載鏈接及License申請。

主要功能 ·友好易用的圖形化用戶界面 ·支持Verilog和VHDL混合編程 ·與第三方工具無縫連接 （Prime Time和ModelSim等） ·提供豐富的IP（基于IP Wizard） ·支持命令行操作界面 ·支持遠(yuǎn)程下載編程 ·比特流加密 ·片上調(diào)試功能 設(shè)計(jì)流程圖 FX是自主研發(fā)的一款EDA設(shè)計(jì)工具，您可以使用它快速、高效地進(jìn)行FPGA和SoC應(yīng)用設(shè)計(jì)。用戶通過使用FX完整的EDA工具鏈與豐富的IP資源，可以有效的進(jìn)行快速應(yīng)用研發(fā)，縮短產(chǎn)品開發(fā)周期。同時(shí)FX友好的交互式集成開發(fā)環(huán)境可以支持多種廣泛使用的第三方設(shè)計(jì)工具進(jìn)行協(xié)同設(shè)計(jì)，從而進(jìn)一步加速用戶的設(shè)計(jì)與驗(yàn)證過程。

官網(wǎng)提供了一些常見IP

軟件截圖：

有沒有很熟悉？ 軟件使用視頻鏈接：http://www.hercules-micro.com/content/details30_797.html
復(fù)旦微電子
5.1 公司簡介 上海復(fù)旦微電子集團(tuán)股份有限公司是從事超大規(guī)模集成電路的設(shè)計(jì)、開發(fā)和提供系統(tǒng)解決方案的專業(yè)公司。 因?yàn)閺?fù)旦微電子FPGA只對軍工、研究院所供貨，所以這方面信息不方便透漏太多，網(wǎng)上也基本上無此相關(guān)信息和使用教程，這里也不多說了，如果你是這兩方面應(yīng)用應(yīng)該很好聯(lián)系到官方，相關(guān)的信息也會獲得，如果不是拿到信息也沒有什么用，因?yàn)槟阗I不到芯片。 5.2 FPGA系列

K7、V7 325、690系列都有，大容量彰顯實(shí)力，并兼有抗輻射產(chǎn)品、ZYNQ產(chǎn)品（復(fù)旦微電子的FMQL系列，該FMQL系列中兩款芯片中FMQL10S400對標(biāo)的Xilinx的7010，F(xiàn)MQL45T900對標(biāo)的是Xilinx的7045。）

5.3 EDA軟件與License

可惜或只軍工可用，雖對外售賣，但得是軍品、研究院所項(xiàng)目。

旅行的意義-總結(jié)

毫無疑問，中國FPGA產(chǎn)業(yè)與同行的領(lǐng)先廠商相比是有差距的：

按照京微齊力王海力的說法，從芯片角度看，國內(nèi)的FPGA與國際廠商有兩代半的工藝線。現(xiàn)在國際廠商已經(jīng)在16nm產(chǎn)品上量產(chǎn)了，而國內(nèi)廠商目前只做到40nm，28nm產(chǎn)品還在推進(jìn)階段，他強(qiáng)調(diào)。

如果從軟件和生態(tài)方面看，國內(nèi)FPGA企業(yè)與國際領(lǐng)先廠商之間更是有八到十年的差距。如果想追上，尤其是在中高密度產(chǎn)品上追上國際領(lǐng)先者，國內(nèi)FPGA廠商還需要很長的一段路要走。

高云半導(dǎo)體工程副總裁王添平先生也表示，目前活躍在市場的國產(chǎn)FPGA產(chǎn)品中，多以中低密度產(chǎn)品為主。這些產(chǎn)品從定義、芯片設(shè)計(jì)、生產(chǎn)工藝、芯片封裝、應(yīng)用軟件、乃至實(shí)際銷售，都有不錯的表現(xiàn)，高云的低密度產(chǎn)品在某些細(xì)分領(lǐng)域正在全面取代國外廠商。但在他看來，對于國內(nèi)大部分的中高低密度的FPGA，其架構(gòu)都逃不開LUT+布線的概念，具體到產(chǎn)品，各自側(cè)重的技術(shù)、IP乃至相應(yīng)的應(yīng)用市場也都是各有針對性。如果從這個(gè)角度看來，國產(chǎn)廠商在中高密度FPGA的技術(shù)水平與國際領(lǐng)先廠商相比，在硬件設(shè)計(jì)和軟件方面還有一定的差距。

雖然差距很明顯，但對于國內(nèi)廠商來說，負(fù)重前行是一種必然的使命。盡管FPGA全球市場銷售額近年來的年增長率一直徘徊在個(gè)位數(shù)，但其進(jìn)入各類新興市場如大數(shù)據(jù)、人工智能、云計(jì)算、硬件加速、汽車自動駕駛以及消費(fèi)等領(lǐng)域的速度卻非常吸引眼球，乃至人們對FPGA特別是國產(chǎn)FPGA的未來發(fā)展充滿期待，資本進(jìn)入該領(lǐng)域也日趨活躍。