PCB是任何電子電路的基本組件，無論是簡(jiǎn)單的還是復(fù)雜的。表面貼裝元件（SMD）的使用日益增加以及對(duì)多層的需求使當(dāng)今的印刷電路板變得更加復(fù)雜。無論何種應(yīng)用，所有印刷電路板的一般要求是它們必須根據(jù)項(xiàng)目規(guī)格正確運(yùn)行，并且不得有任何缺陷。最新一代的電子電路包括數(shù)百個(gè)具有數(shù)千個(gè)焊接和互連的組件；因此，建立嚴(yán)格的檢查和測(cè)試方法以確保最終產(chǎn)品的質(zhì)量非常重要。

PCB測(cè)試概述

當(dāng)電子電路相對(duì)簡(jiǎn)單時(shí)，手動(dòng)視覺檢查（MVI）足以識(shí)別潛在問題，例如短路，焊接點(diǎn)不良，走線斷裂，某些組件的極不正確，甚至缺少組件。但是，在執(zhí)行單調(diào)且重復(fù)的任務(wù)時(shí)，MVI技術(shù)存在人為錯(cuò)誤的風(fēng)險(xiǎn)。當(dāng)電路的更改變得過于昂貴時(shí)，這導(dǎo)致無法檢測(cè)到缺陷或僅在非常高級(jí)的設(shè)計(jì)階段檢測(cè)到缺陷的情況。下一步是使用AOI（自動(dòng)光學(xué)檢查）技術(shù)使外觀檢查自動(dòng)化。如今，AOI是一種行之有效的檢查方法，它在焊接的前置時(shí)間和焊接后均被廣泛使用，并且在許多取放機(jī)器中均可使用。SMD組件和BGA封裝（球柵陣列）的使用日益頻繁，這顯示了AOI的局限性，后者無法再識(shí)別隱藏在封裝下方的連接和焊接。這就是開發(fā)基于X射線的AXI技術(shù)（自動(dòng)X射線檢查）的原因，X射線不僅可以透視封裝，而且可以檢查具有高組件密度的多層電路板。檢查階段結(jié)束后，必須在完全組裝好的電路上對(duì)電路板進(jìn)行精確的測(cè)試。

PCB測(cè)試的目的

• 電路板由不同的元件組成，每個(gè)元件都會(huì)影響電子電路的整體性能。測(cè)試集必須至少包含以下檢查：

• 電導(dǎo)率，包括泄漏電流的測(cè)量；

• 機(jī)械阻力

• 焊接質(zhì)量；

• 清潔度（耐氣候性，包括濕氣和腐蝕）；

• 穿孔墻的質(zhì)量；

• 層壓，測(cè)試層壓板對(duì)強(qiáng)力剝離或加熱的抵抗力；

• 鍍銅，測(cè)試其抗拉強(qiáng)度并分析所得的伸長(zhǎng)率；

• 環(huán)境測(cè)試，特別是在潮濕環(huán)境中使用的印刷電路板；

• 組件的極性，方向，對(duì)齊和放置。

AOI

作為一種檢查方法，AOI可以在開發(fā)的早期階段檢測(cè)電路板上的缺陷和缺陷。AOI是一種視覺檢查方法，其中攝像機(jī)從不同角度和不同光照條件下拍攝電路板圖片。該技術(shù)還包括OCR功能，電路板上的絲網(wǎng)印刷可以對(duì)其進(jìn)行評(píng)估。然后將捕獲的圖像與所需的結(jié)果進(jìn)行比較（所謂的“黃金電路板”）。該方法的優(yōu)點(diǎn)是可以檢測(cè)不同類型的缺陷，并可以在不同的開發(fā)階段使用。最大的缺點(diǎn)是它僅限于純外觀檢查，無法檢查BGA下隱藏的任何連接或其他數(shù)據(jù)包類型。

AXI

表面貼裝技術(shù)帶來的高密度以及無法識(shí)別BGA封裝和CSP（芯片級(jí)封裝）中的連接，需要更精確的檢查方法，例如基于X射線的AXI。由于使用原子量高于電路板上其他組件原子量的材料進(jìn)行焊接，因此在X射線圖像上可以清楚地看到該焊接。AXI技術(shù)最重要的優(yōu)點(diǎn)是它可以檢測(cè)所有連接和焊接（甚至是封裝中隱藏的連接和焊接）；此外，可以檢查焊縫并識(shí)別出氣泡。檢測(cè)偽造的專有電子組件的可能性也非常重要。另一方面，AXI是一項(xiàng)相對(duì)昂貴的技術(shù)，只有使用BGA封裝或CSP的高密度電路板和組件才能進(jìn)行合理的使用。圖1顯示了通過X射線檢查發(fā)現(xiàn)的缺陷。

圖1：通過X射線檢查發(fā)現(xiàn)PCB缺陷

在線測(cè)試（ICT）

組裝后進(jìn)行的該測(cè)試檢查電路板上所有電子組件的正確功能和位置。該測(cè)試包括檢查短路，開路，電阻，電容和其他參數(shù)。為此，使用了一種手指測(cè)試儀，它由一系列小齒輪和傳感器組成，這些小齒輪和傳感器執(zhí)行測(cè)試所需的測(cè)量并在電路板上自由移動(dòng)。手指測(cè)試儀由適當(dāng)?shù)能浖刂?，可以通過使測(cè)試系統(tǒng)適應(yīng)具有不同布局的電路板來進(jìn)行更改?？商娲?，可以使用由針對(duì)相應(yīng)的測(cè)試對(duì)象開發(fā)的針床組成的測(cè)試設(shè)備。每個(gè)“針”的行為就像一個(gè)真實(shí)的傳感器，可以將測(cè)試對(duì)象上的某個(gè)點(diǎn)電連接到測(cè)試系統(tǒng)。針床是一種昂貴且不是很靈活的技術(shù)（每個(gè)電路板需要一個(gè)單獨(dú)的針床）。另外，當(dāng)針之間的空間很小時(shí)，很難測(cè)試高密度電路板。ICT技術(shù)的優(yōu)點(diǎn)是可以檢測(cè)單個(gè)組件及其連接方面的眾多缺陷，并且無需連接電路板即可執(zhí)行。缺點(diǎn)是成本（針床和控制軟件的復(fù)雜性）以及缺乏測(cè)試連接的能力；這在模擬和數(shù)字系統(tǒng)中是一個(gè)重大限制，由幾塊電路板組成。圖2顯示了帶有手指測(cè)試儀的ICT機(jī)器。

圖2：帶手指測(cè)試儀的ICT

圖3:顯示了準(zhǔn)備運(yùn)行針床測(cè)試的定制測(cè)試設(shè)備

功能測(cè)試

功能測(cè)試是檢查和測(cè)試過程的最后一步。顧名思義，該電路的功能將通過模擬刺激的電信號(hào)并測(cè)量其效果來進(jìn)行測(cè)試。電路通過接口連接正確供電和電激勵(lì)。一個(gè)軟件應(yīng)用程序處理在板上適當(dāng)位置進(jìn)行的測(cè)量，并驗(yàn)證它們是否符合設(shè)計(jì)規(guī)范。功能測(cè)試的優(yōu)點(diǎn)是能夠檢測(cè)僅在電路通電時(shí)才發(fā)生的電路中的潛在異常。它也可以測(cè)量電路中某些點(diǎn)的功耗。在測(cè)試系統(tǒng)的成本和復(fù)雜性方面存在劣勢(shì).

邊界掃描

邊界掃描是一種用于測(cè)試電路板組件之間的互連的技術(shù)，當(dāng)不能到達(dá)電路的所有節(jié)點(diǎn)時(shí)，邊界掃描通常用于測(cè)試集成電路。物理傳感器由“單元”代替，“單元”的輸出（TDO）和輸入（TDI）數(shù)據(jù)引腳串聯(lián)連接到合適的移位寄存器和多路復(fù)用電路。邊界掃描邏輯通過測(cè)試周期（TCK）計(jì)時(shí)，而TMS連接（“測(cè)試模式選擇”）啟用測(cè)試?？梢允褂梅Q為TAP（測(cè)試訪問端口）的簡(jiǎn)單四針串行接口（如果添加了可選的復(fù)位信號(hào)，則為五針）來訪問輸入和輸出，而電路板上沒有任何物理測(cè)試點(diǎn)。制造商的邊界掃描描述語言（BSDL）文件包含有關(guān)邊界掃描組件的信息。邊界掃描方法的優(yōu)點(diǎn)是適用于各種應(yīng)用程序，例如系統(tǒng)級(jí)別的測(cè)試，RAM和閃存測(cè)試以及CPU仿真。該測(cè)試也可以在現(xiàn)場(chǎng)進(jìn)行。另一方面，由于覆蓋范圍僅限于支持此類接口的那些組件，因此測(cè)試并不全面。

結(jié)論

不管選擇哪種方法，PCB測(cè)試都是PCB設(shè)計(jì)過程中的重要一步。這樣可以節(jié)省大量時(shí)間和金錢，并且可以在最終生產(chǎn)之前確定可能影響電路的缺陷。通常，上述檢查和測(cè)試方法的適當(dāng)組合可以根據(jù)特定的應(yīng)用和被測(cè)電路的復(fù)雜性，以不同的成本來檢測(cè)所有潛在的缺陷。