三星3D IC技術(shù)介紹

三星宣布在7nm和5nm都使用其3D IC技術(shù)。該技術(shù)如何幫助系統(tǒng)設(shè)計人員？

這項名為X-Cube的新技術(shù)已經(jīng)在7nm測試芯片中進行了測試和驗證，該芯片將SRAM堆疊在邏輯芯片的頂部。結(jié)果是占地面積更小，信號路徑更短，這意味著更快的信號傳播和更低的功耗。X-Cube也可用于高級節(jié)點：7nm和5nm。

三星的該項技術(shù)這一進步解決了芯片設(shè)計方面的幾種趨勢所面臨的問題：面對摩爾定律的終結(jié)，不斷增加的芯片功能以及解決片上系統(tǒng)（SoC）的難題。

SoC大小增加的問題

SoC設(shè)計的主要挑戰(zhàn)之一是將更多功能塊集成到一個芯片上需要更大的芯片面積。

但是，更大的芯片面積和隨后更小的節(jié)點尺寸的結(jié)合導(dǎo)致互連寄生現(xiàn)象的大量增加。必須使用更長的導(dǎo)線長度來連接物理上更大的芯片中的不同模塊，這會增加互連電感。

互連的寄生阻抗增加帶來了許多問題。數(shù)據(jù)移動能量（即芯片上數(shù)據(jù)的物理移動所消耗的能量）已成為最大的能量消耗來源之一。

信號傳播延遲也受到導(dǎo)線長度增加和互連寄生的負面影響。然而，隨著摩爾定律的終結(jié)，設(shè)計人員不得不考慮新的方法來提高芯片速度而又不以傳統(tǒng)方式縮減。

解決方案：3D IC

為了在克服上述問題的同時使芯片尺寸不斷擴大，設(shè)計人員已轉(zhuǎn)向3D IC技術(shù)。3D IC的獨特之處在于，它們將硅晶片或管芯物理堆疊在一起。

3D IC上的每個晶圓都與硅通孔（TSV）連接。通過這種方式，芯片的尺寸可以繼續(xù)增長，但它們不會在2D上越來越長，而在3D上更高，從而節(jié)省了電路板面積。

3D IC的好處

與傳統(tǒng)的大面積SoC相比，3D IC具有許多優(yōu)勢，其中大部分是由于縮短了互連。與2D SoC中的長線相反，功能塊彼此堆疊并通過TSV連接，因此3D IC能夠顯著縮短互連長度。

最值得注意的是，減小互連長度有助于減輕互連中的寄生阻抗，進而可以減小傳播延遲（即，更快的運行）和更少的數(shù)據(jù)移動能量（即，更低的功耗）。

3D IC的另一個明顯好處是能夠?qū)⒋笮凸δ苊芗丶傻捷^小的區(qū)域中，從而為摩爾定律的終結(jié)提供了很好的選擇。值得注意的是，這種密集的集成還具有諸如功率密度增加和熱管理問題之類的缺點。

三星推出無障礙3D IC技術(shù)

三星的消息可能標志著先進且易用的3D IC技術(shù)的開始。三星電子代工市場戰(zhàn)略高級副總裁Moonsoo Kang表示：“三星的新型3D集成技術(shù)即使在尖端的EUV工藝節(jié)點上也能確?？煽康腡SV互連。”他補充說：“我們致力于帶來更多3D IC創(chuàng)新，以突破半導(dǎo)體領(lǐng)域?！?/p>

未來，三星計劃在初始設(shè)計的基礎(chǔ)上，與全球無晶圓廠客戶合作，將3D IC解決方案部署在下一代高性能應(yīng)用中，例如移動智能手機，AR / VR，可穿戴設(shè)備和高性能計算平臺。
責任編輯：tzh