基于全新的GAA晶體管結(jié)構(gòu),3nm工藝將三星性能提升35%
當(dāng)前，最先進的芯片已經(jīng)采用了5nm工藝（蘋果A14），這在另一方面也意味著，晶圓代工廠商們需要更加馬不停蹄地推進制程技術(shù)的迭代。
來自Digitimes的最新報道稱，臺積電2nm GAA工藝研發(fā)進度提前，目前已經(jīng)結(jié)束了路徑探索階段。
GAA即環(huán)繞柵極晶體管，旨在取代走到盡頭的FinFET（鰭式場效應(yīng)晶體管）。FinFET由華人科學(xué)家胡正明團隊研制，首發(fā)于45nm，目前已經(jīng)推進到5nm。
不過，據(jù)說臺積電的3nm依然延續(xù)FinFET，但三星則會提前于3nm導(dǎo)入GAA技術(shù)。
基于全新的GAA晶體管結(jié)構(gòu)，三星通過使用納米片設(shè)備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應(yīng)管），與現(xiàn)在的7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。
當(dāng)然，落后其實并不可怕，最主要看進度。三星7nm也是想“一口吃個胖子”，直接導(dǎo)入EUV極紫外光刻，結(jié)果起個大早趕個晚集，被臺積電用7nm DUV搶先，自己實際并未攬獲多少有價值的訂單。
責(zé)任編輯：gt
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
三星電子
+關(guān)注
關(guān)注
34文章
15888瀏覽量
182372 -
臺積電
+關(guān)注
關(guān)注
44文章
5755瀏覽量
169862 -
晶體管
+關(guān)注
關(guān)注
77文章
10020瀏覽量
141768
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率
三星電子在 HBM3 時期遭遇了重大挫折，將 70% 的 HBM 內(nèi)存市場份額拱手送給主要競爭對手 SK 海力士，更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HB
發(fā)表于 04-18 10:52
多值電場型電壓選擇晶體管結(jié)構(gòu)
多值電場型電壓選擇晶體管結(jié)構(gòu)
為滿足多進制邏輯運算的需要，設(shè)計了一款多值電場型電壓選擇晶體管。控制二進制電路通斷需要二進制邏輯門電路，實際上是對電壓的一種選擇，而傳統(tǒng)二進制邏輯門電路通常比較復(fù)雜
發(fā)表于 04-15 10:24
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝
次公開了?SF1.4（1.4nm?級別）工藝，原預(yù)計?2027?年實現(xiàn)量產(chǎn)。按照三星當(dāng)時的說法，SF1.4?將納米片的數(shù)量從?3?個增加到?
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝?
次公開了 SF1.4（1.4nm 級別）工藝，原預(yù)計 2027 年實現(xiàn)量產(chǎn)。按照三星當(dāng)時的說法，SF1.4 將納米片的數(shù)量從 3 個增加到
鰭式場效應(yīng)晶體管制造工藝流程
FinFET(鰭式場效應(yīng)晶體管)從平面晶體管到FinFET的演變是一種先進的晶體管架構(gòu)，旨在提高集成電路的性能和效率。它通過將傳統(tǒng)的平面
互補場效應(yīng)晶體管的結(jié)構(gòu)和作用
, Gate-all-Around）全環(huán)繞柵極晶體管(GAAFET)等先進結(jié)構(gòu)，在減少漏電、降低功耗方面雖然取得了顯著成就，但進一步微縮的挑戰(zhàn)日益顯現(xiàn)。為了延續(xù)摩爾定律的發(fā)展趨勢，并滿足未來高性能計算的需求，業(yè)界正積極研發(fā)下一代
三星重啟1b nm DRAM設(shè)計，應(yīng)對良率與性能挑戰(zhàn)
nm DRAM。 這一新版DRAM工藝項目被命名為D1B-P，其重點將放在提升能效和散熱性能上。這一命名邏輯與三星此前推出的第六代V-NA
臺積電分享 2nm 工藝深入細(xì)節(jié)：功耗降低 35% 或性能提升15%!
下），同時其晶體管密度是上一代3nm制程的1.15倍。這些顯著優(yōu)勢主要得益于臺積電的全柵極（Gate-All-Around, GAA）納米片晶體管、N2 NanoFlex設(shè)計技術(shù)協(xié)同優(yōu)
IBM與Rapidus在多閾值電壓GAA晶體管技術(shù)的新突破
Rapidus 的 2nm 制程生產(chǎn)流程之中。 IBM 宣稱，當(dāng)制程推進到 2nm 階段時，晶體管的結(jié)構(gòu)會從長久以來所采用的 FinFET（鰭式場效應(yīng)
三星芯片代工新掌門：先進與成熟制程并重
制程與成熟制程的并重發(fā)展。他指出，當(dāng)前三星代工部門最緊迫的任務(wù)是提升2nm產(chǎn)能的良率爬坡。這一舉措顯示了三星在先進制程技術(shù)領(lǐng)域的決心和實力。 同時，韓真晚也提到了
臺積電產(chǎn)能爆棚：3nm與5nm工藝供不應(yīng)求
臺積電近期成為了高性能芯片代工領(lǐng)域的明星企業(yè)，其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息，臺積電的3nm和5nm工藝產(chǎn)能利用率均達(dá)到了極高水平，其中3nm
CMOS晶體管的尺寸規(guī)則
CMOS晶體管尺寸規(guī)則是一個復(fù)雜且關(guān)鍵的設(shè)計領(lǐng)域，它涉及到多個方面的考量，包括晶體管的性能、功耗、面積利用率以及制造工藝等。以下將從CMOS晶體管
NMOS晶體管和PMOS晶體管的區(qū)別
NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）類型，它們在多個方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性
GaN晶體管的基本結(jié)構(gòu)和性能優(yōu)勢
GaN（氮化鎵）晶體管，特別是GaN HEMT（高電子遷移率晶體管），是近年來在電力電子和高頻通信領(lǐng)域受到廣泛關(guān)注的一種新型功率器件。其結(jié)構(gòu)復(fù)雜而精細(xì)，融合了多種材料和工藝，以實現(xiàn)高效
工商網(wǎng)監(jiān)
評論