某些應(yīng)用程序小,可以全部放在Zynq-7000的256KB OCM上運行。這時,修改FSBL,可以把APP和FSBL編譯成一個可執(zhí)行文件,F(xiàn)SBL初始化硬件后,就直接運行應(yīng)用程序。
這種情況下,單板沒有DDR。
1. DDR
缺省的FSBL,使用宏XPAR_PS7_DDR_0_S_AXI_BASEADDR屏蔽了很多代碼,不會初始化存儲設(shè)備,比如QSPI Flash,也不會加載FPGA。
對于只使用OCM上運行程序的場景,需要減少宏XPAR_PS7_DDR_0_S_AXI_BASEADDR屏蔽的代碼,也就是只屏蔽DDRInitCheck()的定義和調(diào)用就可以了。
下面屏蔽DDRInitCheck()的調(diào)用
int main(void) { ... ... #ifdef XPAR_PS7_DDR_0_S_AXI_BASEADDR /* * DDR Read/write test */ Status = DDRInitCheck(); if (Status == XST_FAILURE) { fsbl_printf(DEBUG_GENERAL,"DDR_INIT_FAIL /r/n"); /* Error Handling here */ OutputStatus(DDR_INIT_FAIL); /* * Calling FsblHookFallback instead of Fallback * since, devcfg driver is not yet initialized */ FsblHookFallback(); } #endif // XPAR_PS7_DDR_0_S_AXI_BASEADDR ... ... }
下面屏蔽DDRInitCheck()的定義
#ifdef XPAR_PS7_DDR_0_S_AXI_BASEADDR u32 DDRInitCheck(void) { ... ... } #endif // XPAR_PS7_DDR_0_S_AXI_BASEADDR
2. 初始化QSPI
QSPI Flash大于16MB時,超出了線性模式的尋址范圍。FSBL會把QSPI初始化為IO模式。
如果沒有DDR,會導(dǎo)致不能加載FPGA。為了解決這個問題,在加載FPGA前,強行把QSPI Flash設(shè)置成16MB大小,初始化為線性模式。加載FPGA后,再按正常模式初始化QSPI Flash。因此,F(xiàn)PGA的bit文件,必須放在QSPI Flash的前16MB里。
在第一次初始化QSPI Flash時,強行把QSPI Flash初始化為線性模式,可以正常加載FPGA。
int main(void) { ... ... if (BootModeRegister == QSPI_MODE) { fsbl_printf(DEBUG_GENERAL,"Boot mode is QSPI/n/r"); InitQspi(1); MoveImage = QspiAccess; fsbl_printf(DEBUG_INFO,"QSPI Init Done /r/n"); } ... ... }
3. 運行應(yīng)用程序
在FsblHandoff()里,關(guān)閉看門狗后,執(zhí)行應(yīng)程序。執(zhí)行應(yīng)用程序前,按原來的模式初始化QSPI Flash,也就是小于等于16MB時,初始化為線性模式;大于16MB時,初始化為IO模式。
void FsblHandoff(u32 FsblStartAddr) { ... ... /* * FSBL user hook call before handoff to the application */ Status = FsblHookBeforeHandoff(); if (Status != XST_SUCCESS) { fsbl_printf(DEBUG_GENERAL,"FSBL_HANDOFF_HOOK_FAIL/r/n"); OutputStatus(FSBL_HANDOFF_HOOK_FAIL); FsblFallback(); } #ifdef XPAR_XWDTPS_0_BASEADDR XWdtPs_Stop(&Watchdog); #endif // Hank: Add customer's application code here // We can access FPGA register here. int main_app(); InitQspi( 0 ); main_app(); /* * Clear our mark in reboot status register */ ClearFSBLIn(); ... ... }
4. 進一步優(yōu)化
還可以根據(jù)單板情況,進一步優(yōu)化。比如,可以屏蔽NOR Flash的代碼,PCW_SILICON_VERSION_1和PCW_SILICON_VERSION_2的數(shù)據(jù)和代碼。FSBL的初始化代碼和數(shù)據(jù),只在上電時被使用,也可以釋放出來更應(yīng)用程序使用。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618511 -
FlaSh
+關(guān)注
關(guān)注
10文章
1679瀏覽量
151840 -
DDR
+關(guān)注
關(guān)注
11文章
732瀏覽量
66829
發(fā)布評論請先 登錄
【Z-turn Board試用體驗】+Zynq7000啟動流程介紹
Zynq-7000 SoC提供 FPGA 資源
如何為Zynq-7000 soc尋找USB主機驅(qū)動程序?
Zynq-7000設(shè)置數(shù)字是什么意思?
Xilinx Zynq-7000特性參數(shù)
Zynq-7000系列特征概述

基于Zynq-7000平臺運行SoftPLC的解決方案

評論