今天我們講述一下如何使用模型添加法去添加相對傳輸延遲的等長規(guī)則，具體的操作步驟如下所示：

第一步，打開規(guī)則管理器，執(zhí)行菜單命令Setup-Constraints，在下拉菜單中選擇Constraint Manager，如圖5-99所示，進入到規(guī)則管理器中；

圖5-99 規(guī)則管理器示意圖

第二步，進入到規(guī)則管理器之后，在CM左側(cè)的目標(biāo)欄中選擇Net，在Net中選擇相對傳輸延遲選項Relative Propagation Delay，如圖5-100所示；

圖5-100 相對傳輸延遲設(shè)置示意圖

第三步，選中一根需要做等長其中一根信號線，點擊鼠標(biāo)右鍵，選擇SigXplorer進行模型分析，如圖5-101所示；

圖5-101 模型分析設(shè)置示意圖

第四步，彈出的如圖5-102所示的界面，顯示了該網(wǎng)絡(luò)的鏈接拓?fù)浣Y(jié)構(gòu)以及網(wǎng)絡(luò)的連接關(guān)系，如圖5-102所示，U7與U15表示是的是元器件，下方的A2與193是器件的管腳標(biāo)號；

圖5-102 信號走線拓?fù)浣Y(jié)構(gòu)示意圖

第五步，執(zhí)行菜單命令Set-Constraints，設(shè)置規(guī)則即可，點擊之后彈出如圖5-103所示的界面，在這個界面進行規(guī)則的設(shè)定；

圖5-103 規(guī)則設(shè)定窗口示意圖

第六步，進入規(guī)則設(shè)定以后，我們需要選擇相對傳輸延遲，選擇Rel Prop Delay選項卡，在規(guī)則名稱一欄中輸入“MG_DDR_D”，F(xiàn)rom與To的選擇框不用手動去填寫，在左側(cè)的拓?fù)浣Y(jié)構(gòu)中直接選擇即可，其它設(shè)置參數(shù)如圖5-104所示；

圖5-104 規(guī)則參數(shù)設(shè)置示意圖

第七步，設(shè)置好規(guī)則以后，點擊Add按鈕，在規(guī)則窗口Existing Rules中就新添加了一個相對延遲的規(guī)則；

第八步，添加好規(guī)則以后，需要更新規(guī)則管理器，這樣規(guī)則才會更新到規(guī)則管理器中，執(zhí)行菜單命令File-Update Constraints Manager或者是單擊Update CM的按鈕，效果也是一致的，更新以后，回到規(guī)則管理器，就會出現(xiàn)我們剛才添加的規(guī)則，如圖5-105所示；

圖5-105 約束模板示意圖

第九步，上述的操作，就成功添加了一個模型，我們還需要將這個模型應(yīng)用到其它相同拓?fù)浣Y(jié)構(gòu)中去，如圖5-106所示；

圖5-106 應(yīng)用模板示意圖

第十步，應(yīng)用模板以后，所有相同拓?fù)浣Y(jié)構(gòu)的網(wǎng)絡(luò)都會自動添加到等長的集合當(dāng)中，如圖5-107所示，這樣所有的等長規(guī)則就已經(jīng)全部設(shè)定好了；

?

圖5-107 模型添加法完成示意圖

第十一步，應(yīng)用好所有的模型之后，所有的需要等長的信號全部出現(xiàn)在等長列表中，按照直接添加法中的設(shè)置一樣，設(shè)置好目標(biāo)線，回到PCB界面進行等長即可。

上述，就是在allegro軟件中如何通過模型添加的方法，去添加相對傳輸延遲的等長規(guī)則的方法解析
編輯：hfy