VARON是一款針對Soc開發(fā)的硬件仿真進行優(yōu)化的軟件，運行于Cent OS Linux系統(tǒng)，需要有一定的VCS使用基礎，適用于集成度偏高的Soc開發(fā)。VARON通過自主研發(fā)的IP連接到開發(fā)系統(tǒng)，并監(jiān)視AXI總線上的多種屬性和性能，從而使開發(fā)者能夠更直觀的觀測系統(tǒng)的運行情況，從而有針對性的進行優(yōu)化調(diào)整。

背景

1.芯片現(xiàn)狀：

1）許多IP嵌入

2）更復雜的交互

3）準確的性能分析至關重要

2.開發(fā)會遇到的問題

1）需要驗證IP用于模擬和仿真，以及豐富的調(diào)試工具 2）學習如何使用驗證IP和調(diào)試工具是一個很大的挑戰(zhàn) 3)沒有性能分析方面的專業(yè)知識，也不知道從哪里開始 4)想用運行軟件調(diào)試FPGA或ASIC芯片的性能，但主要廠商不提供 5)處理大量信號級數(shù)據(jù)的速度慢 6)用于性能分析工具和工作的總成本很高

3.市面上大多數(shù)分析儀

1）性能低下： ①需要驗證IP用于模擬和仿真，以及豐富的調(diào)試工具 ②不支持FPGA和ASIC ③處理大量信號級數(shù)據(jù)的耗時 ④勞動力成本高 2）難以使用： ①手動實施驗證IP ②需要性能分析方面的專業(yè)知識，使用有限類型的圖表和使用工具的訣竅

VARON分析儀

1.高性能：

1）一個完整的產(chǎn)品，帶有可配置的片上驗證IP和專有圖形用戶界面 2）支持模擬仿真、FPGA和ASIC

3）專用于事務級數(shù)據(jù)的性能分析非?？焖?/p>

4）勞動成本低，實現(xiàn)時間短

2.易于使用：

1）自動引導驗證IP的配置

2）通過豐富的圖表和工具提示引導分析

VARON的優(yōu)勢

1.涵蓋LSI設計驗證的整個過程

2.完全可配置的驗證IP滿足用戶需求

1）按端口組進行獨立配置 2）易于分析系統(tǒng)中跨總線級聯(lián)的事務

3.針對硬件仿真器進行了優(yōu)化，以最大限度地提高速度

1）硬件IP將AXI數(shù)據(jù)緩沖到模擬器 2）監(jiān)視器和緩沖區(qū)都是可綜合的

4.分析時間短，數(shù)據(jù)處理速度快

1）在事務級別監(jiān)視AXI 2）快速顯示所有性能圖表，不依賴于設計尺寸

5.通過豐富的性能圖表組合進行非常簡單的分析

1）每個端口組20個圖表 2）通過6種圖表類型了解2個分析目標的5個關鍵設計標準

6.工具幫助用戶進行詳細的調(diào)試

1）放大/縮小以驗證整體趨勢 2）放大/正常大小，跳轉(zhuǎn)到時間和工具提示來檢查本地數(shù)據(jù)

單位時間的數(shù)據(jù)傳輸量：正常大?。ㄗ螅⒎糯螅ㄓ遥?/p>

3）水平能夠同步顯示3個時序圖，以在一個時間窗口內(nèi)驗證相關數(shù)據(jù)

按條形圖顯示單位時間的數(shù)據(jù)傳輸量（上）
堆疊視圖顯示單位時間的數(shù)據(jù)傳輸量（中）
事務時間表（下）

4）找出超出范圍來突出顯示5個圖表中超出預期的數(shù)據(jù)

延遲直方圖、事務時序圖、堆疊/條形圖時序圖和單位時間數(shù)據(jù)傳輸周期直方圖

事務時間表（上）
延遲直方圖（下）

5）由圖表設計的工具提示，用于感興趣的詳細數(shù)據(jù) ①左鍵單擊出現(xiàn)，右鍵單擊鎖定/移動/刪除 ②上圖例子：

延遲直方圖：在端口0有35個事務，延遲為138–143

事務時序圖：端口0: ID 01事務開始于時間12和145，具有0等待、131訪問(延遲)和8字傳輸

介紹完功能后，下篇文章我們根據(jù)實際案例來具體分析。

責任編輯：xj

原文標題：AXI總線高性能分析儀——VARON（一）

文章出處：【微信公眾號：FPGA技術支持】歡迎添加關注！文章轉(zhuǎn)載請注明出處。