引言
I2S（InterIC Sound Bus）是飛利浦公司針對數(shù)字音頻設備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標準，采用沿獨立的導線傳輸時鐘與數(shù)據(jù)信號的設計，通過分離數(shù)據(jù)和時鐘信號，避免了時差誘發(fā)的失真。I2S總線簡單有效，可以有效提升輸出數(shù)據(jù)的質(zhì)量，在各種嵌入式音頻系統(tǒng)中有廣泛應用。但是在嵌入式音頻系統(tǒng)設計中，并不是所有的MCU都支持I2S總線格式，再加上I2S還沒有統(tǒng)一的接口標準，不同的廠家生產(chǎn)的設備接口也是五花八門，采用軟件模擬實現(xiàn)I2S總線可有效解決在不支持其的MCU和設備之間通過I2S總線實現(xiàn)數(shù)據(jù)傳輸時出現(xiàn)的問題。
本文通過在以太網(wǎng)數(shù)字語音廣播系統(tǒng)中軟件模擬I2S總線實現(xiàn)語音數(shù)據(jù)傳輸，給出了軟件模擬實現(xiàn)I2S總線的方法。

1、I2S總線規(guī)范
I2S為三線總線，3個信號分別為：
① 串行時鐘SCK，也叫位時鐘（BCK）。即每發(fā)送1位數(shù)字音頻數(shù)據(jù)，SCK上都有1個脈沖。SCK的頻率=2×采樣頻率×采樣位數(shù)。在數(shù)據(jù)傳輸過程中，I2S總線的發(fā)送器和接收器都可以作為系統(tǒng)的主機來提供系統(tǒng)的時鐘頻率。
② 幀時鐘WS，即命令（聲道）選擇，用于切換左右聲道的數(shù)據(jù)。WS的頻率等于采樣頻率，由系統(tǒng)主機提供。WS為“1”表示傳輸?shù)氖亲舐暤赖臄?shù)據(jù)，WS為“0”表示傳輸?shù)氖怯衣暤赖臄?shù)據(jù)。
③ 串行數(shù)據(jù)信號SD，用于傳輸二進制補碼表示的音頻數(shù)據(jù)。
I2S格式的信號無論有多少位有效數(shù)據(jù)，數(shù)據(jù)位的最高位（MSB）總是被最先傳輸，1次能夠發(fā)送的數(shù)據(jù)決定于I2S格式的有效位數(shù)。
1個典型的I2S信號時序如圖1所示

圖1 I2S總線典型時序圖

隨著技術(shù)的發(fā)展，在統(tǒng)一的I2S接口下出現(xiàn)了多種不同的數(shù)據(jù)格式。根據(jù)SD信號相對于SCK和WS位置的不同，分為左對齊和右對齊2種格式，如圖2和圖3所示。

圖2 16位有效位數(shù)的左對齊格式

圖3 16位有效位數(shù)的右對齊格式

在上面2種數(shù)據(jù)傳輸格式中，當WS為“1”時傳輸?shù)氖亲舐暤赖臄?shù)據(jù)，當WS為“0”時傳輸?shù)氖怯衣暤赖臄?shù)據(jù)。為了保證數(shù)字音頻信號的正確傳輸，發(fā)送端和接收端必須采用相同的數(shù)據(jù)格式。

2、軟件模擬I2S

以太網(wǎng)數(shù)字語音廣播系統(tǒng)主要是指以以太網(wǎng)為傳播介質(zhì)提供音頻服務的廣播系統(tǒng)，將語音信號以標準IP包的形式在以太網(wǎng)上進行傳送，以實現(xiàn)語音廣播功能。該系統(tǒng)在PC機端通過麥克風采集語音數(shù)據(jù)，然后將采集到的語音數(shù)據(jù)通過以太網(wǎng)發(fā)送給嵌入式終端，嵌入式終端將接收到的語音數(shù)據(jù)進行數(shù)/模轉(zhuǎn)換后進行播放。系統(tǒng)實現(xiàn)框圖如圖4所示[5]。

圖4 以太網(wǎng)數(shù)字語音廣播系統(tǒng)框圖

圖5 LM3S8962與MS6336的連接圖

廣播系統(tǒng)終端的MCU LM3S8962將接收到的語音數(shù)據(jù)通過I2S總線發(fā)送給語音解碼芯片MS6336進行數(shù)/模轉(zhuǎn)換并播放,

LM3S8962和MS6336的連接如圖5所示。為了完整還原出語音信號，需要保證軟件模擬I2S信號時序嚴格精確,高低電平的轉(zhuǎn)換采用延時程序?qū)崿F(xiàn)。MS6336為16位D/A芯片，其I2S時序如圖6所示。

圖6 MS6336的典型I2S時序圖

該系統(tǒng)中的語音數(shù)據(jù)雙聲道，16位采樣，1個采樣點的數(shù)據(jù)為4字節(jié)，1個采樣點數(shù)據(jù)通過MCU發(fā)送給MS6336，數(shù)據(jù)發(fā)送流程如圖7所示。

軟件模擬I2S引腳的定義如下：
#define I2S_WS GPIO_PIN_5//模擬I2S聲道選擇時鐘控制位
#define I2S_BCK GPIO_PIN_6//模擬I2S位時鐘控制位
#define I2S_DATA GPIO_PIN_7//模擬I2S數(shù)據(jù)傳送位
根據(jù)MS6336的I2S總線格式以及數(shù)據(jù)發(fā)送流程，軟件模擬I2S總線的步驟如下：
① 根據(jù)語音數(shù)據(jù)采樣率及采樣位數(shù)計算得到SCK的值和WS的值（WS的值等于采樣頻率）。
系統(tǒng)采樣率為44.1 kHz，則SCK=2×44.1 kHz×103×16=1 411 200 Hz，WS=44 100 Hz。1個SCK時鐘周期T=1/SCK=07 μs。采用延時程序模擬SCK時鐘周期需要應用示波器來精確延時時間。本系統(tǒng)中一個SCK周期的延時為delayI2S(2)。
② 將WS、BCK和DATA均置為高電平。
③ 選擇左右聲道。首先發(fā)送左聲道數(shù)據(jù)，將WS置低（若發(fā)送右聲道數(shù)據(jù)則將WS置高）。

for(ChannelCnt=0;ChannelCnt<2;ChannelCnt++){//雙聲道選擇播放
if(ChannelCnt==0){//右聲道選擇信號為高電平
HWREG(GPIO_PORTA_BASE + (GPIO_O_DATA + (I2S_WS << 2))) = ～I2S_WS;
}
else{//左聲道選擇信號為低電平
HWREG(GPIO_PORTA_BASE + (GPIO_O_DATA + (I2S_WS << 2))) = I2S_WS;
}
……
}

④ 選擇高低字節(jié)。將左聲道數(shù)據(jù)以高低字節(jié)的順序發(fā)送，在發(fā)送高字節(jié)第1位數(shù)據(jù)之前先發(fā)送1個周期的串行時鐘。

for(HorLCnt=0;HorLCnt<2;HorLCnt++){//聲道數(shù)據(jù)高低字節(jié)選擇
if(ChannelCnt==1){//左聲道
if(HorLCnt==0){//低字節(jié)
c=*(SampLEData+1);//SampleData指向音頻數(shù)據(jù)緩沖區(qū)首地址，即左聲道低字節(jié)
delayI2S(2);//發(fā)送第一個數(shù)據(jù)位之前需要延遲一個位時鐘周期
}
else{//低字節(jié)
c=*SampleData;
}
}
……
}

⑤ 開始傳輸音頻數(shù)據(jù)（音頻數(shù)據(jù)的傳輸在SCK下降沿準備數(shù)據(jù)，在SCK的上升沿發(fā)

送給數(shù)據(jù)接收端）。將采樣點左聲道數(shù)據(jù)的高字節(jié)最高位送給SD，設置SCK為低電平，此時為SCK的下降沿，數(shù)據(jù)準備好。延時半個SCK周期以后將SCK置為高電平，此時SD線上的數(shù)據(jù)發(fā)送給數(shù)據(jù)接收端，延時半個SCK周期。依次將左聲道剩余位數(shù)據(jù)按照最高位的方式發(fā)送出去。

for(BitCnt=0;BitCnt<8;BitCnt++){//1次傳送的數(shù)據(jù)長度為8位,先傳送高字節(jié)再傳送低字節(jié)置時鐘線SCK為低，開始準備數(shù)據(jù)位
HWREG(GPIO_PORTA_BASE + (GPIO_O_DATA + (I2S_BCK << 2))) = ～I2S_BCK;
if((c<
⑥ 當將1個采樣點的左聲道的數(shù)據(jù)發(fā)送完以后，延時2個SCK周期，然后發(fā)送右聲道的數(shù)據(jù)（同左聲道數(shù)據(jù)的發(fā)送過程）。
根據(jù)以上的過程對每個采樣點的數(shù)據(jù)進行處理，就可以實現(xiàn)通過軟件模擬I2S總線傳輸音頻數(shù)據(jù)了。以上實現(xiàn)的是典型I2S時序模擬，而左對齊和右對齊2種格式只是時序稍有差異，模擬實現(xiàn)過程同典型I2S總線模擬實現(xiàn)過程基本相同。

結(jié)語
在以太網(wǎng)數(shù)字語音廣播系統(tǒng)中應用軟件模擬實現(xiàn)I2S總線時序，能夠成功地實現(xiàn)語音信號的數(shù)據(jù)傳輸，實現(xiàn)語音信號的實時廣播，表明了軟件模擬實現(xiàn)I2S總線的可行性，為解決不支持I2S總線的MCU和各種I2S總線設備間的通信提供了一種可行的方法。但是，在應用軟件模擬實現(xiàn)I2S的以太網(wǎng)數(shù)字語音廣播系統(tǒng)實時播放語音信號時，存在一些噪聲，表明在采用軟件模擬實現(xiàn)I2S的時序精確性上存在一些欠缺。