隨著電子產(chǎn)品日趨便利化,對產(chǎn)品要求也趨小型、薄型化。即對現(xiàn)有的封裝器件要求更小,更薄,而產(chǎn)品本身的內(nèi)容卻又不斷在增加。如何在這種矛盾的條件下實(shí)現(xiàn)全部要求?這對整個(gè)封裝行業(yè)提出了新的發(fā)展。
封裝行業(yè)小型化發(fā)展有CSP、BGA等方向,本文從疊DIE的角度介紹Package小型化的方式。
封裝流程Substrate→貼裝元件→貼DIE→引線鍵合→塑封→切割→外觀檢查→測試→包裝
封裝形式平面貼DIE方式(圖1)平面式
垂直貼DIE方式(圖2)DIE之間直接相貼,階梯式DIE之間間隔一層spacer
兩種方式的受限之處平面貼DIE方式:多個(gè)DIE布局在同一平面,最大程度的占據(jù)了封裝空間,難以滿足尺寸受限制的條件。
垂直貼DIE方式:階梯式(1)的疊DIE方式相對平面式的情況有所降低空間利用,但在多層同一類型DIE階梯時(shí),同樣會(huì)占據(jù)較多空間,因?yàn)槊窟f增一層,相當(dāng)于DIE的尺寸增加約500um,當(dāng)DIE數(shù)量多達(dá)8個(gè)時(shí),則會(huì)增大500×8=4000um的空間。對尺寸緊湊條件,也是難以滿足。
階梯式(2)方式需求所疊層的DIE尺寸比下層的DIE尺寸小,這樣才可以讓出Wirebonding的空間,應(yīng)用范圍受限。
隔層方式在兩層DIE之間增加一層DummyDIE,留出高度用于Wirebonding,增加工藝流程,材料成本,降低UPH。
新型貼DIE方式新型的貼DIE方式綜合了垂直方式中的兩種優(yōu)勢(掩埋式)(圖3)。
該方式采用一種新型的材料,名稱為FOW(filmonwafer,如圖4),利用filmattach技術(shù)粘附在DIE的bottom面,所粘DIE可直接attach在其它DIE之上,位置沒有要求,即可以直接壓附著下層DIE的loop。(多個(gè)同種DIE可以完全重合在一起,極大縮小了疊DIE占據(jù)的空間)
其使用條件、使用流程及效果圖分別示于圖5~7。
該方式的優(yōu)勢在于多個(gè)大小相同的DIE疊加在一起,所占據(jù)的空間為一個(gè)DIE所占據(jù)的空間,大大的節(jié)約了水平空間。對size要求嚴(yán)的產(chǎn)品是一個(gè)好的選擇。size的減小同時(shí)也可以減低產(chǎn)品的成本。
疊加多層DIE時(shí),Wirebonding完成后可直接貼裝上一層DIE,而不需要增加一個(gè)隔層Spacer??s短生產(chǎn)流程與降低外在因素影響,提高UPH。該方式可有效解決PACKAGE內(nèi)包含多個(gè)DIE,而水平空間又受到約束的情況。隨著器件小型化程度加快,此方式的應(yīng)用也將普及。
責(zé)任編輯人:CC
-
Package
+關(guān)注
關(guān)注
0文章
26瀏覽量
10733
發(fā)布評論請先 登錄
SJ MOSFET的效率改善和小型化
小型化醫(yī)療電子設(shè)備
一款小型化L波段射頻收發(fā)前端模塊的設(shè)計(jì)過程講解
小型化的微帶雙分支定向耦合器設(shè)計(jì)介紹
浙江疊層電感和繞線電感的區(qū)別
怎樣去解決小型化DC/DC應(yīng)用設(shè)計(jì)的問題?
機(jī)載計(jì)算機(jī)電源的小型化設(shè)計(jì)
MIMU_GPS組合導(dǎo)航系統(tǒng)小型化設(shè)計(jì)
基于GPS系統(tǒng)的小型化的設(shè)計(jì)指南
電源小型化

評論