1、前言

磁珠的全稱為鐵氧體磁珠濾波器（另有一種是非晶合金磁性材料制作的磁珠），是一種抗干擾元件，濾除高頻噪聲效果顯著。

磁珠的主要原料為鐵氧體。鐵氧體是一種立方晶格結(jié)構(gòu)的亞鐵磁性材料，鐵氧體材料為鐵鎂合金或鐵鎳合金，它的制造工藝和機(jī)械性能與陶瓷相似，顏色為灰黑色。

二、磁珠基礎(chǔ)知識(shí)

磁珠（Ferritebead）有很高的電阻率和磁導(dǎo)率，其等效電路是一個(gè)DCR電阻串聯(lián)一個(gè)電感并聯(lián)一個(gè)電容和一個(gè)電阻。DCR是一個(gè)恒定值，但后面三個(gè)元件都是頻率的函數(shù)，也就是說(shuō)它們的感抗，容抗和阻抗會(huì)隨著頻率的變化而變化，當(dāng)然它們阻值，感值和容值都非常小。磁珠比普通的電感有更好的高頻濾波特性，在高頻時(shí)呈現(xiàn)阻性，所以能在相當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗，從而提高調(diào)頻濾波效果。磁珠的電路符號(hào)就是電感，但是型號(hào)上可以看出使用的是磁珠。在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同而已。

從等效電路中可以看到，當(dāng)頻率低于fL（LC諧振頻率）時(shí)，磁珠呈現(xiàn)電感特性；當(dāng)頻率等于fL時(shí)，磁珠是一個(gè)純電阻，此時(shí)磁珠的阻抗（impedance）最大；當(dāng)頻率高于諧振頻率點(diǎn)fL時(shí)，磁珠則呈現(xiàn)電容特性。EMI選用磁珠的原則就是磁珠的阻抗在EMI噪聲頻率處最大。比如如果EMI噪聲的最大值在200MHz，那你選擇的時(shí)候就要看磁珠的特性曲線，其阻抗的最大值應(yīng)該在200MHz左右。

下圖是一個(gè)磁珠的實(shí)際的特性曲線圖。大家可以看到這個(gè)磁珠的峰值點(diǎn)出現(xiàn)在1GHz左右，在峰點(diǎn)時(shí)，阻抗（Z）曲線的值與電阻（R）的相等。也就是說(shuō)這個(gè)磁珠在1GHz時(shí)，是個(gè)純電阻，而且阻抗值最大。

Z:impedanceR:R（f）X1:L\C前面簡(jiǎn)單介紹了EMI磁珠的基本特性曲線。從磁珠的阻抗曲線來(lái)看，其實(shí)它的特性就是可以用來(lái)做高頻信號(hào)濾波器。需要注意的是，通常大家看到的廠家提供的磁珠阻抗曲線，都是在無(wú)偏置電流情況下測(cè)試得到的曲線。但大部分磁珠通常被放在電源線線上用來(lái)濾除電源的EMI噪聲。在有偏置電流的情況下，磁珠的特性會(huì)發(fā)生一些變化。

下面是某個(gè)0805尺寸500mA的磁珠在不同的偏置電流下的阻抗曲線。大家可以看到，隨著電流的增加，磁珠的峰值阻抗會(huì)變小，同時(shí)阻抗峰值點(diǎn)的頻率也會(huì)變高。

在進(jìn)一步闡述磁珠的特性之前，讓我們先來(lái)看一下磁珠的主要特性指標(biāo)的定義：Z（阻抗，impedanceohm）：磁珠等下電路中所有元件的阻抗之和，它是頻率的函數(shù)。通常大家都用磁珠在100MHz時(shí)的阻抗值作為磁珠阻抗值。DCR（ohm）：磁珠導(dǎo)體的的直流電阻。額定電流：當(dāng)磁珠安裝于印刷線路板并加入恒定電流，自身溫升由室溫上升40C時(shí)的電流值。那么EMI磁珠的磁珠有成千上萬(wàn)種，阻抗曲線也各不相同，我們應(yīng)該如何根據(jù)我們的實(shí)際應(yīng)用選擇合適的磁珠呢？讓我們首先來(lái)看一下阻抗值同為600ohm@100MHz，但尺寸大小不同的磁珠在不同偏置電流電流和工作頻率下的特性。

上面是四個(gè)不同大小的磁珠分別工作在0A，100mA偏置電流及在100MHz，500MHz和1GHz工作頻率下的阻抗值。

從上表的測(cè)試數(shù)據(jù)中可以看出，1206尺寸的磁珠在低頻100MHz工作時(shí)，其阻抗值僅從0A下的600ohm減小到100mA偏置電流下的550ohm，而0402尺寸的磁珠阻抗值卻從0A下的600ohm大幅減小為175ohm。

由此看來(lái)，在低頻大偏置電流應(yīng)用的情況下，應(yīng)該選擇大尺寸的磁珠，其阻抗特性會(huì)更好一些。讓我們來(lái)看一下磁珠在高頻工作時(shí)的情形。1206尺寸的磁珠其1GHz下的阻抗從100MHz下的600ohm大幅減小為105ohm，而0402尺寸的磁珠其1GHz下的阻抗則只由100MHz下的600ohm小幅減小為399ohm。

這也就是說(shuō)，在低頻大偏置電流的情況下，我們應(yīng)該選擇較大尺寸的磁珠，而在高頻應(yīng)用中，我們應(yīng)該盡量選擇小尺寸的磁珠。

三、應(yīng)用于信號(hào)線上的磁珠

讓我們?cè)賮?lái)看一下下面兩個(gè)不同曲線特征的磁珠A和磁珠B應(yīng)用于信號(hào)線時(shí)的情況。

磁珠A和磁珠B的阻抗峰值都在100MHz和200MHz之間，但磁珠A阻抗頻率曲線比較平坦，磁珠B則比較陡峭。我們將兩個(gè)磁珠分別放在如下的20MHz的信號(hào)線上，看看對(duì)信號(hào)輸出會(huì)產(chǎn)生什么樣的影響。

下面是用示波器分別量測(cè)磁珠輸出端的波形圖

從輸出波形來(lái)看，磁珠B的輸出波形失真要明顯小于磁珠A。原因是磁珠B的阻抗頻率波形比較陡峭，其阻抗在200MHz時(shí)較高，只對(duì)200MHz附近的信號(hào)的衰減較大，但對(duì)頻譜很寬的方波波形影響較小。而磁珠A的阻抗頻率特性比較平坦，其對(duì)信號(hào)的衰減頻譜也比較寬，因此對(duì)方波的波形影響也較大。

下面是上述三種情況對(duì)應(yīng)的EMI測(cè)試結(jié)果。結(jié)果是磁珠A和磁珠B都會(huì)對(duì)EMI噪聲產(chǎn)生很大的衰減。磁珠A在整個(gè)EMI頻譜范圍內(nèi)的衰減要稍好于磁珠B。

因此，在具體選用磁珠時(shí)，阻抗頻率特性平坦型的磁珠A比較適合應(yīng)用于電源線，而頻率特性比較陡峭的磁珠B則較適合應(yīng)用于信號(hào)線。磁珠B在應(yīng)用于信號(hào)線時(shí)，可以在盡量保持信號(hào)完整性的情況下，盡可能只對(duì)EMI頻率附近的噪聲產(chǎn)生最大的衰減。

四、磁珠與電容回路

在一些器件的數(shù)據(jù)手冊(cè)或者應(yīng)用文檔中，一般會(huì)建議對(duì)一些要求較高的電源管腳（比如VCCA，VCCPLL之類的）做隔離處理，并推薦使用磁珠進(jìn)行隔離。

一般建議將電容放在更加靠近器件電源管腳的地方（相對(duì)于磁珠的位置），如下圖所示。至于電容的容值，和該電源管腳的功率（電壓&電流），電容距離管腳的位置，電容的封裝大小等因素有關(guān)系。

對(duì)于電容的Layout也有一些講究，安裝電容時(shí)，要從焊盤(pán)拉出一下段引線通過(guò)過(guò)孔和電源平面連接，接地段也一樣。則電容的電流回路是：電源平面→過(guò)孔→引出線→焊盤(pán)→電容→焊盤(pán)→引出線→過(guò)孔→低平面。如下圖所示：

放置過(guò)孔的基本原則就是讓這一環(huán)路面積最小，減小寄生電感。下圖顯示幾種安裝方法：

第一種方法從焊盤(pán)引出很長(zhǎng)的線然后連接到過(guò)孔，這會(huì)引入很大的寄生電感，一定要避免這樣做。

第二種方法在焊盤(pán)二端打過(guò)孔，比第一種方法路面積小的多，寄生電感也較小，可以接受。

第三種方法在焊盤(pán)側(cè)面打孔，進(jìn)一步減小了環(huán)路面積，寄生電感比第一個(gè)更小，是比較好的方法。

第四種方法焊盤(pán)二側(cè)面打孔，和第三種方法相比，電容的每端都是通過(guò)并聯(lián)的過(guò)孔接入電源和地平面，比第三種的寄生電感還小，只要空間允許，盡量使用。

最后一種方法在焊盤(pán)上直接打孔，寄生電感最小，但是焊接可能會(huì)出現(xiàn)問(wèn)題。

五、“濫用”磁珠的危害

典型的8層以上單板，或者6層板采用3個(gè)電源地平面，電源地相對(duì)緊耦合的設(shè)計(jì)，這時(shí)候板上的濾波電容呈現(xiàn)“全局特性”，也就是說(shuō)電容的位置不是很“重要”，電容在全局起作用。雙面板四層板，以及6層板電源地距離比較遠(yuǎn)，相對(duì)松耦合的時(shí)候，板上的濾波電容傾向于“局部特性”，電容的位置比較重要，最好能靠近芯片管腳放置。

當(dāng)電源供電網(wǎng)絡(luò)不使用電源地平面來(lái)設(shè)計(jì)的時(shí)候，電容更傾向于“局部特性”。如PLL電源的電容，如DDR3設(shè)計(jì)中Vref電源的電容，都希望嚴(yán)格把相應(yīng)的電容靠近芯片的管腳，甚至最好能做到設(shè)計(jì)時(shí)指定電源必須從濾波電容進(jìn)入芯片管腳。

同樣的，對(duì)于常規(guī)數(shù)字電源，如3.3V，2.5V等IO電源，如果我們對(duì)每一個(gè)芯片都使用磁珠隔離之后單獨(dú)供電，那么電容就失去了“全局”作用。最直接的一個(gè)負(fù)面作用就是導(dǎo)致設(shè)計(jì)需要增加更多的濾波電容?；蛘吣硞€(gè)芯片的電容數(shù)量與種類不夠，導(dǎo)致電源軌道噪聲變大。

就算是電容的數(shù)量不是問(wèn)題，電源噪聲可控，“濫用”磁珠還會(huì)造成其他設(shè)計(jì)問(wèn)題。電源種類多是設(shè)計(jì)的現(xiàn)狀，“濫用”磁珠會(huì)“雪上加霜”的讓電源種類更多。加大電源地平面設(shè)計(jì)的難度。而增加的磁珠，其實(shí)并沒(méi)有給電源噪聲帶來(lái)好處。

六、總結(jié)

常規(guī)的數(shù)字電源，在采用多層板設(shè)計(jì)，電源地平面緊耦合的情況下，不建議“濫用”磁珠，保持電容的“全局”特性起作用。

需要使用磁珠的場(chǎng)合大致分為兩種

1、“特別”保護(hù)自己，如PLL電源，FPGA中的SerDes模擬電源等

2、“關(guān)愛(ài)”他人，自身的干擾性比較強(qiáng)，避免EMI問(wèn)題，如強(qiáng)驅(qū)動(dòng)的時(shí)鐘芯片等
責(zé)任編輯人：CC