并行加法的高效實(shí)現(xiàn)
這里并行加法是指多個(gè)加法操作同時(shí)執(zhí)行，這意味著需要消耗多個(gè)加法器。這里我們以4個(gè)12-bit數(shù)相加（加數(shù)和被加數(shù)均為12-bit，故和為13-bit，從而避免了溢出問(wèn)題）。相應(yīng)的電路圖如下圖所示。圖中的RTL_ADD即為加法器，同時(shí)此電路對(duì)輸入和輸出數(shù)據(jù)均添加了流水寄存器。
此電路對(duì)應(yīng)的RTL代碼如下圖所示，這里我們使用了SystemVerilog來(lái)描述。輸入a和b均為4個(gè)12-bit數(shù)據(jù)構(gòu)成的數(shù)組。輸出p也是4個(gè)12-bit構(gòu)成的數(shù)組。代碼第17行至第23行是核心部分，包括了對(duì)輸入、輸出添加流水寄存器和加法操作。
責(zé)任編輯：lq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
電路圖
+關(guān)注
關(guān)注
10414文章
10738瀏覽量
542858 -
加法器
+關(guān)注
關(guān)注
6文章
183瀏覽量
30748 -
數(shù)組
+關(guān)注
關(guān)注
1文章
420瀏覽量
26529
原文標(biāo)題：并行加法的高效實(shí)現(xiàn)
文章出處：【微信號(hào)：Lauren_FPGA，微信公眾號(hào)：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
xgboost的并行計(jì)算原理
在大數(shù)據(jù)時(shí)代，機(jī)器學(xué)習(xí)算法需要處理的數(shù)據(jù)量日益增長(zhǎng)。為了提高數(shù)據(jù)處理的效率，許多算法都開(kāi)始支持并行計(jì)算。XGBoost作為一種高效的梯度提升樹(shù)算法，其并行計(jì)算能力是其受歡迎的原因
AN55-實(shí)現(xiàn)92%高效LCD照明的技術(shù)
電子發(fā)燒友網(wǎng)站提供《AN55-實(shí)現(xiàn)92%高效LCD照明的技術(shù).pdf》資料免費(fèi)下載
發(fā)表于 01-09 13:52
?0次下載
請(qǐng)問(wèn)ADC3441可以實(shí)現(xiàn)并行傳輸嗎？
在ADC3441數(shù)據(jù)手冊(cè)中找到了輸出是串行輸出接口，但是他的內(nèi)部是四個(gè)ADC芯片各自獨(dú)立的輸出口，所以這個(gè)芯片是不是可以并行采集四路數(shù)據(jù)
發(fā)表于 11-15 07:14
高速并行總線的工作原理是什么 高速并行總線有哪些
多個(gè)數(shù)據(jù)通道的同時(shí)傳輸。與串行總線相比，并行總線在同一時(shí)間內(nèi)能夠傳輸多個(gè)數(shù)據(jù)位，從而提高了數(shù)據(jù)傳輸?shù)乃俾?。這種并行傳輸方式通常通過(guò)一組數(shù)據(jù)線來(lái)實(shí)現(xiàn)，每條線傳輸數(shù)據(jù)的一個(gè)位（bit）。為了確保數(shù)據(jù)的同步和完整性，
并行式A/D轉(zhuǎn)換器的結(jié)構(gòu)和工作模式
并行式A/D轉(zhuǎn)換器（也稱為并行比較型A/D轉(zhuǎn)換器或閃速A/D轉(zhuǎn)換器）是一種高速模數(shù)轉(zhuǎn)換器，其特點(diǎn)在于能夠同時(shí)處理多個(gè)比較操作，從而實(shí)現(xiàn)快速的模數(shù)轉(zhuǎn)換。
想用一個(gè)同相加法器實(shí)現(xiàn)-1.4v到0變?yōu)?到2.5v左右的輸出，請(qǐng)問(wèn)用什么運(yùn)放比較好？
我想用一個(gè)同相加法器實(shí)現(xiàn)-1.4v到0變?yōu)?到2.5v左右的輸出，請(qǐng)問(wèn)用什么運(yùn)放比較好。呵呵，后面接跟隨器再接ADC
發(fā)表于 09-25 06:48
GaN如何實(shí)現(xiàn)更高效、更緊湊的電源
電子發(fā)燒友網(wǎng)站提供《GaN如何實(shí)現(xiàn)更高效、更緊湊的電源.pdf》資料免費(fèi)下載
發(fā)表于 09-12 10:00
?0次下載
實(shí)現(xiàn)兩個(gè)單一頻率正弦波相加的加法器的芯片選取有什么特殊要求嗎？opa2320可以嗎？
實(shí)現(xiàn)兩個(gè)單一頻率正弦波相加的加法器的芯片選取有什么特殊要求嗎？opa2320可以嗎？
發(fā)表于 09-11 08:30
加法運(yùn)放電路實(shí)驗(yàn)報(bào)告數(shù)據(jù)分析
加法運(yùn)放電路實(shí)驗(yàn)報(bào)告的數(shù)據(jù)分析主要包括對(duì)實(shí)驗(yàn)結(jié)果的觀察、與理論值的對(duì)比以及誤差原因的分析。以下是一個(gè)基于常見(jiàn)加法運(yùn)放電路實(shí)驗(yàn)的數(shù)據(jù)分析示例： 一、實(shí)驗(yàn)?zāi)康呐c原理 實(shí)驗(yàn)?zāi)康?：了解加法器的模擬實(shí)
加法運(yùn)放電路輸出電壓是多少
加法運(yùn)放電路（也稱為求和放大器）是一種使用運(yùn)算放大器（Op-Amp）來(lái)將多個(gè)輸入信號(hào)相加并放大的電路。在理想情況下，運(yùn)算放大器具有無(wú)限大的開(kāi)環(huán)增益、無(wú)限大的輸入阻抗和零輸出阻抗。這使得運(yùn)算放大器在
加法器是時(shí)序邏輯電路嗎
加法器不是時(shí)序邏輯電路 ，而是組合邏輯電路的一種。時(shí)序邏輯電路和組合邏輯電路的主要區(qū)別在于它們?nèi)绾翁幚磔敵鲂盘?hào)。 組合邏輯電路的輸出僅依賴于當(dāng)前的輸入信號(hào)，而不依賴于電路之前的狀態(tài)或輸入歷史。這
在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程
今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究，其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境，以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。
邊OTG邊充電芯片如何實(shí)現(xiàn)充電與數(shù)據(jù)傳輸并行？
邊OTG邊充電芯片實(shí)現(xiàn)充電與數(shù)據(jù)傳輸并行的功能，主要依賴于其內(nèi)部的設(shè)計(jì)和與USB Type-C接口標(biāo)準(zhǔn)的結(jié)合。
工商網(wǎng)監(jiān)
評(píng)論