嵌入式電子設(shè)計(jì)社區(qū)內(nèi)部發(fā)生了許多顛覆性的變化，這給開發(fā)人員帶來了創(chuàng)建下一代高級(jí)數(shù)字IC的壓力。下一代微控制器，ASIC和FPGA在某種程度上都是片上系統(tǒng)（SoC），具有多個(gè)內(nèi)核和高級(jí)功能。

這意味著使用片上網(wǎng)絡(luò)（NoC）確保數(shù)據(jù)在塊之間的芯片周圍有效移動(dòng)至關(guān)重要。如果沒有適當(dāng)?shù)钠?a href="http://www.www27dydycom.cn/v/tag/1301/" target="_blank">通信解決方案，任何給定的芯片都將需要更多的內(nèi)存才能有效地運(yùn)行而沒有延遲，這不符合成本效益。芯片之間需要高速寬帶數(shù)據(jù)流的每個(gè)部分都應(yīng)盡可能靠近放置，但是如果沒有適當(dāng)?shù)目偩€設(shè)置，處理器的性能將會(huì)受到影響。

除了來自片外存儲(chǔ)器的數(shù)據(jù)之外，還需要一個(gè)復(fù)雜的互連網(wǎng)絡(luò)來在塊之間路由數(shù)據(jù)流量。這可能意味著十幾層的水平互連，以及這些層之間的許多垂直連接。所有這些必須在NoC內(nèi)進(jìn)行動(dòng)態(tài)控制，并具有緩沖功能，以根據(jù)需求的變化來平滑和優(yōu)化數(shù)據(jù)流，例如當(dāng)兩個(gè)IP塊使用相同的內(nèi)存時(shí)。

我們最近與Sondrel的NoC專家Anne-Fran?oiseBrenton坐了下來。該公司被稱為跨多個(gè)終端市場(chǎng)的高質(zhì)量IC設(shè)計(jì)提供商，提供從系統(tǒng)到芯片供應(yīng)的統(tǒng)包服務(wù)。

現(xiàn)在當(dāng)我們談?wù)摂?shù)字芯片設(shè)計(jì)中涉及的問題時(shí)，無論大小，可以很容易地說，這一切都在NoC中了，但這意味著什么呢？這對(duì)設(shè)計(jì)師有何影響？

好的。因此，在SoC中，您擁有處理器或圖形引擎以及SPI（無論您想到什么接口），它們都在這種大型SoC上。您可以將它們視為樂高積木。不幸的是，他們的足跡不一樣，而且彼此之間的交談也不是很好。因此，在所有這些塊之間都需要一些東西，這將有助于信息從CPU到各個(gè)IP塊的傳輸，以控制這些IP，以及從IP到內(nèi)存的傳輸數(shù)據(jù)。因此它們?cè)谥虚g互連，從一個(gè)塊中獲取信息，然后將其傳輸?shù)搅硪粋€(gè)。它還負(fù)責(zé)格式的更改，例如協(xié)議和頻率。

如果在授權(quán)的芯片通信中它具有芯片間或芯片內(nèi)部的功能，那么SoC將會(huì)極大地?cái)U(kuò)展，但是我們已經(jīng)有一段時(shí)間了SoC？

是。因此，在過去，當(dāng)我20多年前開始工作時(shí)，您就已經(jīng)進(jìn)行了非常本地化的數(shù)據(jù)傳輸，因此通信實(shí)際上是點(diǎn)對(duì)點(diǎn)的。您可以使用一組電線和多路復(fù)用器輕松完成此操作。但是隨著芯片復(fù)雜性的增加，您需要考慮性能要求，并能夠在布局圖上布置所有這些門，以便進(jìn)行制造過程。

中間的圖層可以被視為非常簡(jiǎn)單，就像一個(gè)交通信號(hào)燈一樣。但是，一旦您獲得了許多其他IP塊，它就會(huì)變得更加混亂。您需要嘗試從SoC平面圖的一個(gè)角落轉(zhuǎn)到各個(gè)地方。您需要注意頻率限制，一些時(shí)序限制和技術(shù)規(guī)則，同時(shí)保持應(yīng)用程序所需的性能。因此，對(duì)于每個(gè)給定的SoC而言，這都是獨(dú)一無二的，與某種技術(shù)相比，這是獨(dú)一無二的。而且必須在戰(zhàn)術(shù)上真正做到。

那么，那時(shí)NoC的挑戰(zhàn)在哪里？

您需要保持性能，因此需要獲得有關(guān)IP塊本身，它們將產(chǎn)生什么流量以及需要什么樣的帶寬以在SoC中維持的大量信息。您需要能夠?qū)@些流量進(jìn)行建模，并確保對(duì)于具有所有這些流通過互連并行的給定用例，將滿足性能。

然后轉(zhuǎn)到實(shí)施，即物理實(shí)施。在這里，您發(fā)現(xiàn)了一系列新的挑戰(zhàn)，因?yàn)槟幸欢温芬撸夷枰l(fā)射一個(gè)頻率，所以您有時(shí)序約束，這在大型SoC上非常嚴(yán)峻。然后，返回到電路板和設(shè)計(jì)（NoC），以滿足與裸片上IP位置相關(guān)的布局約束。

因此，挑戰(zhàn)在于您需要首先擁有NoC才能開始集成，因?yàn)樗蠭P都將被插入。。.這就像一塊固定的板子。 因此，您需要將所有IP都插入此主干。您的NoC設(shè)計(jì)到最后一刻，以確保您能夠放置和布線完整的SoC。

現(xiàn)在，Sondrel如何將他們的增值放在這一挑戰(zhàn)中，從而為工程師提供解決方案？

它貫穿整個(gè)鏈條，因此在項(xiàng)目初期，您需要一名架構(gòu)師，以幫助客戶定義產(chǎn)品，了解他們想要的性能，從而可以實(shí)施該產(chǎn)品。我們需要使用高級(jí)模型進(jìn)行早期仿真，以了解讓所有這些IP塊（例如共享一個(gè)內(nèi)存）是否有意義。

我們擁有能夠進(jìn)行此早期分析的人員。然后，當(dāng)您證明它可以工作時(shí)，可以進(jìn)行更精確的驗(yàn)證，其中您將RTL描述用于互連。但是您仍在使用一些流量建模來確保您的平臺(tái)能夠正常工作。

使用完整的SoC RTL進(jìn)行的最終性能驗(yàn)證將需要使用特定的客戶軟件，但這幾乎從來沒有準(zhǔn)備就緒。因此，您需要繼續(xù)使用建模平臺(tái)，但是在這里，我們將真正的RTL用于SoC主干網(wǎng)。這種對(duì)性能至關(guān)重要的路徑通常是NoC，以及任何性能IP（例如DDR控制器），但可能包括低級(jí)緩存或我們需要驗(yàn)證其對(duì)內(nèi)存性能要求的任何可用特定IP。

因此，一旦有了用于該SoC的RTL，就可以在仍然使用IP的理論帶寬描述的同時(shí)擁有此性能驗(yàn)證元素。因此，這告訴您骨干網(wǎng)沒有引入性能瓶頸。然后進(jìn)入實(shí)施階段，在每個(gè)階段，我們都可以回顧一下以確保保持性能，這是關(guān)鍵。

好的。那么，如何將它們綁在一起呢？您在哪里協(xié)助公司？你知道我的意思？就像，我是一名工程師，正在整合我的SoC。我打電話給你，我們從那里去哪里？您如何引導(dǎo)工程師完成整個(gè)過程，以幫助他們?cè)谧约旱慕鉀Q方案中實(shí)施解決方案？

因此，我們需要幫助您了解需求或客戶考慮的用例類型。我們需要將此描述轉(zhuǎn)換為帶寬和許可要求。然后，我們配置建模環(huán)境，并與客戶緊密合作，以根據(jù)他們的期望查看建模結(jié)果。

然后，使用互連提供程序技術(shù)，您可以快速生成FTL，然后開始更精確的性能驗(yàn)證過程。團(tuán)隊(duì)實(shí)際上是在嘗試以更自然的方式從客戶那里獲取所有信息。并將其轉(zhuǎn)換為精確的參數(shù)和輸入以生成互連。一旦有了這些，那么您當(dāng)然就會(huì)擁有要考慮到每個(gè)技術(shù)參數(shù)的規(guī)格，并交給SoC團(tuán)隊(duì)。技術(shù)節(jié)點(diǎn)，布局的大小，塊的大小。而且，我們會(huì)盡力而為，但始終以性能驗(yàn)證作為判斷力。保持所需的性能。
責(zé)任編輯:tzh