一、焊盤的重疊

A、焊盤（除表面貼焊盤外）的重疊，意味孔的重疊，在鉆孔工序會(huì)因?yàn)樵谝惶幎啻毋@孔導(dǎo)致斷鉆頭，導(dǎo)致孔的損傷。

FPC 電路板設(shè)計(jì)過程中會(huì)遇到一些怎樣的問題

B、多層 FPC 電路板中兩個(gè)孔重疊，如一個(gè)孔位為隔離盤，另一孔位為連接盤（花焊盤），這樣繪出底片后表現(xiàn)為隔離盤，造成的報(bào)廢。

二、圖形層的濫用

A、在一些圖形層上做了一些無用的連線，本來是四層 PCB 板卻設(shè)計(jì)了五層以上的線路，使造成誤解。

B、設(shè)計(jì)時(shí)圖省事，以 Protel 軟件為例對(duì)各層都有的線用 Board 層去畫，又用 Board 層去劃標(biāo)注線，這樣在進(jìn)行光繪數(shù)據(jù)時(shí)，因?yàn)槲催x Board 層，漏掉連線而斷路，或者會(huì)因?yàn)檫x擇 Board 層的標(biāo)注線而短路，因此設(shè)計(jì)時(shí)保持圖形層的完整和清晰。

C、違反常規(guī)性設(shè)計(jì)，如元件面設(shè)計(jì)在 Bottom 層，焊接面設(shè)計(jì)在 Top，造成不便。

三、字符的亂放

A、字符蓋焊盤 SMD 焊片，給印制電路板的通斷測(cè)試及元件的焊接帶來不便。

B、字符設(shè)計(jì)的太小，造成絲網(wǎng)印刷的困難，太大會(huì)使字符相互重疊，難以分辨。

四、單面焊盤孔徑的設(shè)置

A、單面焊盤一般不鉆孔，若鉆孔需標(biāo)注，其孔徑應(yīng)設(shè)計(jì)為零。如果設(shè)計(jì)了數(shù)值，這樣在產(chǎn)生鉆孔數(shù)據(jù)時(shí)，此位置就出現(xiàn)了孔的座標(biāo)，而出現(xiàn)問題。

B、單面焊盤如鉆孔應(yīng)特殊標(biāo)注。

五、用填充塊畫焊盤

用填充塊畫焊盤在設(shè)計(jì)線路時(shí)能夠通過 DRC 檢查，但對(duì)于加工是不行的，因此類焊盤不能直接生成阻焊數(shù)據(jù)，在上阻焊劑時(shí)，該填充塊區(qū)域?qū)⒈蛔韬竸└采w，導(dǎo)致器件焊裝困難。

六、電地層又是花焊盤又是連線

因?yàn)樵O(shè)計(jì)成花焊盤方式的電源，地層與實(shí)際印制電路板上的圖像是相反的，所有的連線都是隔離線，這一點(diǎn)設(shè)計(jì)者應(yīng)非常清楚。 這里順便說一下，畫幾組電源或幾種地的隔離線時(shí)應(yīng)小心，不能留下缺口，使兩組電源短路，也不能造成該連接的區(qū)域封鎖（使一組電源被分開）。

七、加工層次定義不明確

A、單面板設(shè)計(jì)在 TOP 層，如不加說明正反做，也許制出來的板子裝上器件而不好焊接。

B、例如一個(gè)四層 PCB 板設(shè)計(jì)時(shí)采用 TOP mid1、mid2 bottom 四層，但加工時(shí)不是按這樣的順序放置，這就要求說明。

八、設(shè)計(jì)中的填充塊太多或填充塊用極細(xì)的線填充

A、產(chǎn)生光繪數(shù)據(jù)有丟失的現(xiàn)象，光繪數(shù)據(jù)不完全。

B、因填充塊在光繪數(shù)據(jù)處理時(shí)是用線一條一條去畫的，因此產(chǎn)生的光繪數(shù)據(jù)量相當(dāng)大，增加了數(shù)據(jù)處理的難度。

九、表面貼裝器件焊盤太短

這是對(duì)通斷測(cè)試而言的，對(duì)于太密的表面貼裝器件，其兩腳之間的間距相當(dāng)小，焊盤也相當(dāng)細(xì)，安裝測(cè)試針，必須上下（左右）交錯(cuò)位置，如焊盤設(shè)計(jì)的太短，雖然不影響器件安裝，但會(huì)使測(cè)試針錯(cuò)不開位。

十、大面積網(wǎng)格的間距太小

組成大面積網(wǎng)格線同線之間的邊緣太?。ㄐ∮?0.3mm），在印制電路板制造過程中，圖轉(zhuǎn)工序在顯完影之后容易產(chǎn)生很多碎膜附著在板子上，造成斷線。

十一、大面積銅箔距外框的距離太近

大面積銅箔距外框應(yīng)至少保證 0.2mm 以上的間距，因在銑外形時(shí)如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問題。

十二、外形邊框設(shè)計(jì)的不明確

有的客戶在 Keep layer、Board layer、Top over layer 等都設(shè)計(jì)了外形線且這些外形線不重合，造成 pcb 生產(chǎn)廠家很難判斷以哪條外形線為準(zhǔn)。

十三、圖形設(shè)計(jì)不均勻

在進(jìn)行圖形電鍍時(shí)造成鍍層不均勻，影響質(zhì)量。

十四 鋪銅面積過大時(shí)應(yīng)用網(wǎng)格線，避免 SMT 時(shí)起泡。

審核編輯 黃昊宇