本應(yīng)用筆記涵蓋了 HMALC-AS3 Hpe?_module 與 Gleichmann Electronics Research 的 Hpe?_midiv2 FPGA 開發(fā)系統(tǒng)的操作。它描述了 HMALC-AS3 上 CPU FPGA 的內(nèi)容，包括 CPU 本地的時(shí)鐘結(jié)構(gòu)和外設(shè)。

2. 硬件平臺(tái)概述

本應(yīng)用筆記旨在用于裝有 ARM Hpe?_module（如圖 2 所示）的微控制器原型系統(tǒng)（如圖 1 所示）。

微控制器原型系統(tǒng)

ARM Hpe?_module HMALC-AS3

入門

系統(tǒng)預(yù)配置了一個(gè)安裝在客戶 FPGA 上的示例設(shè)計(jì)，如 [3] 中所述。CPU FPGA 預(yù)配置了ARM Cortex-M3 處理器，BootMonitor 軟件加載到系統(tǒng)閃存中。

關(guān)于處理器實(shí)現(xiàn)

本應(yīng)用筆記隨附的 FPGA 映像包含 ARM Cortex-M0 r0p0 處理器的實(shí)現(xiàn)，以及 2.2 節(jié)中描述的外設(shè)和總線基礎(chǔ)設(shè)施。ARM Cortex-M0 處理器實(shí)現(xiàn)了 ARMv6-M 架構(gòu)。

除了實(shí)現(xiàn)的調(diào)試接口外，兩個(gè) FPGA 映像是相同的：

@fpga_processor_cortex-m0_serial_wire_encrypted.pof@：串行線

@fpga_processor_cortex-m0_jtag_encrypted.pof@：JTAG

固定配置

ARM Cortex-M0 r0p0 處理器包括許多配置選項(xiàng)，可在設(shè)備綜合時(shí)設(shè)置這些選項(xiàng)。圖 3 中的表格列出了為本應(yīng)用筆記隨附的 FPGA 實(shí)現(xiàn)選擇的選項(xiàng)。圖 4 列出了與該 FPGA 映像相關(guān)的系統(tǒng)配置選擇。

“配置名稱”是用于配置處理器的 Verilog 參數(shù)名稱，供處理器許可證持有者參考。

編輯：hfy