本應(yīng)用筆記介紹了模數(shù)轉(zhuǎn)換器輸入緩沖器和保護技術(shù)，旨在最大程度地獲得可靠的數(shù)據(jù)采集。該文檔還簡要描述了SCR閂鎖（這是創(chuàng)建低阻抗路徑）以及不同的輸入保護技術(shù)，以確保ADC輸入電壓不超過轉(zhuǎn)換器的電源電壓。

ADC的輸入緩沖器和保護電路的設(shè)計對于優(yōu)化和可靠的數(shù)據(jù)采集系統(tǒng)至關(guān)重要。Crystal Semiconductor的應(yīng)用筆記“ ADC輸入緩沖器”很好地覆蓋了這一領(lǐng)域，系統(tǒng)設(shè)計人員應(yīng)查看此信息。自“ ADC輸入緩沖器”發(fā)布以來，對與ADC輸入保護有關(guān)的其他信息和電路的要求很多。本應(yīng)用筆記介紹了適用于CS5336系列轉(zhuǎn)換器的合適的緩沖器/保護電路。所描述的技術(shù)同樣適用于Crystal模數(shù)轉(zhuǎn)換器的其他系列。

SCR閂鎖

SCR閂鎖被定義為“通過觸發(fā)CMOS輸入和輸出電路中固有的寄生四層雙極結(jié)構(gòu)（SCR）來在電源軌之間創(chuàng)建低阻抗路徑”。這是一種自我維持的條件，一旦被鎖存，CMOS器件將保持不變，無論I / O引腳電壓如何，直到電源電壓被移除為止。閂鎖期間過大的功耗也可能損壞設(shè)備。迫使電流流入CMOS器件的輸入或輸出通常會通過施加大于電源軌的電壓而引起閂鎖。上電時，由于啟動閂鎖所需的電流量，Crystal Semiconductor ADC極不易閂鎖。在加電期間施加大于瞬時電源電壓的輸入電壓時，可能會出現(xiàn)問題。當電源電壓超過絕對最大規(guī)定值時，可能會發(fā)生不太常見但同樣具有破壞性的SCR條件。設(shè)計人員可以使用幾種保護技術(shù)，每種保護技術(shù)各有優(yōu)缺點。

保護技術(shù)

輸入保護的目的是確保ADC輸入電壓永遠不會超過轉(zhuǎn)換器的電源電壓。這是通過在“外部”世界與ADC輸入之間的運算放大器緩沖器實現(xiàn)的，然后將ADC輸入電壓偏移限制在轉(zhuǎn)換器電源電壓所限制的范圍內(nèi)。

方法一

設(shè)計工程師可以使用許多高質(zhì)量的運算放大器作為輸入緩沖器，其中大多數(shù)設(shè)計為使用高于+/- 5 V的電源供電。使用所需的多個電源會帶來潛在的問題。在信號幅度偏移，瞬態(tài)上電條件或運算放大器故障期間，ADC模擬輸入可能會承受比ADC電源更大的電壓。有幾種方法可以鉗位ADC輸入電壓。圖1顯示了利用多個電源的二極管鉗位輸入緩沖電路。為CR1-CR4選擇的二極管類型至關(guān)重要，必須使用以下標準進行評估。

1.正偏電壓特性。肖特基二極管是優(yōu)選的，因為它們具有低的正向偏置電壓特性。

2.反向偏置泄漏電流。與電壓有關(guān)的泄漏電流的影響與電路阻抗成正比，并可能導(dǎo)致失真。漏電流也會隨溫度而變化，并且必須在預(yù)期的溫度工作范圍內(nèi)進行評估。

3.反向偏置電容。與電壓有關(guān)的結(jié)電容會引起失真，并且與電路組件的值相比必須很小。

方法二

輸入保護的目標也可以通過使用與轉(zhuǎn)換器相同的電源為輸入緩沖器供電來實現(xiàn)，如圖4所示。該電路所需的組件比圖1的電路少，并且使用通用電源可以確保op-放大器的輸出不會超過ADC的電源電壓。但是，為CS5336實現(xiàn)滿量程數(shù)字輸出所需的模擬電壓通常為+/- 3.68 V，并且大多數(shù)運算放大器都沒有+/- 5 V電源的輸出能力。

由于音頻信號的瞬態(tài)特性，數(shù)字音頻系統(tǒng)通常在低于滿量程的10到20 dB的平均水平下運行。這是為了留有足夠的凈空來處理高幅度瞬態(tài)信號。由于調(diào)節(jié)器公差而引起的滿量程失真的增加可以認為是微不足道的。如果需要，可使用2％的穩(wěn)壓器來避免這種失真的增加。

編輯：hfy