以太網(wǎng)以其無(wú)處不在，簡(jiǎn)單和低成本而著稱(chēng)，能夠?yàn)槿蚧ヂ?lián)網(wǎng)通信鋪平道路。從運(yùn)營(yíng)商網(wǎng)絡(luò)到局域網(wǎng)，從臺(tái)式機(jī)到最大的超級(jí)計(jì)算機(jī)，以太網(wǎng)已經(jīng)成為計(jì)算機(jī)技術(shù)的基本組成部分。從2007年到2010年，IEEE意識(shí)到市場(chǎng)帶寬的增長(zhǎng)將超過(guò)僅采用10 Gb以太網(wǎng)的網(wǎng)絡(luò)的能力，因此IEEE致力于定義一個(gè)新標(biāo)準(zhǔn)。該新標(biāo)準(zhǔn)包括40 Gb / s和100 Gb / s的規(guī)范。

2010年6月發(fā)布的IEEE 802.3ba定義了40 Gigabit Ethernet和100 Gigabit的標(biāo)準(zhǔn)。新建立的標(biāo)準(zhǔn)解決了不同的物理通道規(guī)格，例如銅背板和單模光纖。在本報(bào)告的上下文中，討論了多模光纖物理層規(guī)范。多模解決方案定義在850nm，用于1至150米范圍內(nèi)的相對(duì)短的鏈路。

設(shè)備

Altera公司– Stratix IV GT FPGA

帶有嵌入式收發(fā)器的Stratix IV GT FPGA為高端應(yīng)用提供了突破性的系統(tǒng)帶寬和能效水平。收發(fā)器基于40 nm技術(shù)，并包括許多功能，可確保出色的抖動(dòng)性能以及出色的信號(hào)完整性，適用于背板和芯片到芯片應(yīng)用。

Stratix IV收發(fā)器包括專(zhuān)用電路，以實(shí)現(xiàn)在Stratix IV GT中運(yùn)行在2.5到11.3 Gbps之間的標(biāo)準(zhǔn)和專(zhuān)有協(xié)議。包括對(duì)基于CDR的串行標(biāo)準(zhǔn)（例如40 / 100G IEEE 802.3ba以太網(wǎng)）的支持。功能包括動(dòng)態(tài)可編程的差分輸出電壓（VOD）和預(yù)加重設(shè)置，以改善信號(hào)完整性；以及用戶控制或自適應(yīng)接收器均衡，以補(bǔ)償物理介質(zhì)中與頻率相關(guān)的損耗。

安華高科技– AFBR-79E4Z-D

Avago Technologies AFBR-79E4Z-D是一款四通道可插拔并行光纖QSFP +收發(fā)器，適用于40千兆位以太網(wǎng)應(yīng)用。該設(shè)備在每個(gè)方向上集成了40 Gbps聚合帶寬的四個(gè)數(shù)據(jù)通道。使用OM3光纖，每條通道可在100m處以10.3125 Gbps的速度運(yùn)行。這些模塊設(shè)計(jì)用于在使用850nm標(biāo)稱(chēng)波長(zhǎng)的多模光纖系統(tǒng)上運(yùn)行。電氣接口使用38觸點(diǎn)邊緣型連接器。光學(xué)接口使用12光纖MTP?（MPO）連接器。該模塊采用了Avago Technologies久經(jīng)考驗(yàn)的集成電路和VCSEL技術(shù)，可提供可靠的長(zhǎng)壽命，高性能和一致的服務(wù)。

AFBR-79E4Z-D符合SFF-8436 QSFP +銅纜和光模塊的規(guī)范。此外，四個(gè)通道中的每個(gè)通道都基于每個(gè)通道的光學(xué)和電氣規(guī)范，符合40GbE IEEE 802.3ba（40GBASE-SR4和XLPPI）規(guī)范。

目的

Altera Stratix IV GT FPGA和Avago Technologies QSFP + AFBR-79E4Z-D均指定用于40GBASE-SR4 IEEE 802.3ba，40 Gb以太網(wǎng)操作。此處適用于850 nm多模并行光纖的電光規(guī)格為：

第86條中的40GBASE-SR4的QSFP +光學(xué)規(guī)范。

附錄86A中40GBASE-SR4的QSFP +電氣規(guī)范;也稱(chēng)為XLPPI規(guī)范

40GbE IEEE 802.3ba標(biāo)準(zhǔn)基于每個(gè)通道定義了規(guī)范。

本報(bào)告討論了IEEE 802.3ba 40吉比特以太網(wǎng)測(cè)試點(diǎn)，以及它們?nèi)绾螒?yīng)用于使用Altera Stratix IV GT FPGA和Avago Technologies QSFP +收發(fā)器AFBR-79E4Z-D的測(cè)試設(shè)置，如圖1所示。

該報(bào)告還討論了使用Altera Stratix IV GT FPGA和Avago Technologies QSFP +收發(fā)器AFBR-79E4Z-D進(jìn)行的互操作性測(cè)試?；ゲ僮餍詼y(cè)試表明，完整的鏈路誤碼率（BER）優(yōu)于1E-12。

40GBASE-SR4鏈接

測(cè)試系統(tǒng)
在40GBASE-SR4鏈路中，流量來(lái)自Altera Stratix IV GT FPGA，流經(jīng)包含激光，光纖和光接收器的光纖系統(tǒng)，并終止于遠(yuǎn)端CDR（也包含在CDR中）。 Altera Stratix IV GT FPGA）

圖2描繪了FPGA-QSFP +收發(fā)器互操作鏈路的概念性物理測(cè)試點(diǎn)。

測(cè)試點(diǎn)規(guī)格

上游測(cè)試點(diǎn)的信號(hào)質(zhì)量將影響下游測(cè)試點(diǎn)的信號(hào)質(zhì)量。例1：在TP0a處測(cè)量的信號(hào)質(zhì)量直接受到Stratix IV GT FPGA外部TP0處信號(hào)質(zhì)量的直接影響。影響TP1a處測(cè)量信號(hào)質(zhì)量的其他變量包括Tx板走線，長(zhǎng)度和材料，串?dāng)_效應(yīng)以及QSFP +連接器。

示例2：在TP4處測(cè)量的信號(hào)質(zhì)量直接受到示例1中相同變量的影響，加上光發(fā)射機(jī)，多模光纖和光接收機(jī)的質(zhì)量以及電路板的走線，長(zhǎng)度和材料QSFP + Rx評(píng)估板和Rx QSFP +連接器。

編輯：hfy