一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性

電子設(shè)計 ? 來源:Avago Technologies ? 作者:Avago Technologies ? 2021-04-14 11:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AFBR-703SDZ收發(fā)器是Avago的SFP + SR系列的一部分。AFBR-701ASDZ是其SFP + LR系列的一部分。本應(yīng)用筆記介紹了Avago AFBR-703SDZ和AFCT-701SDZ 10 Gbs以太網(wǎng)SFP +收發(fā)器產(chǎn)品與具有自適應(yīng)DFE的XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性。

Xilinx產(chǎn)品:Virtex-6 HXT FPGA

針對需要超高速串行連接的應(yīng)用進行了優(yōu)化,Virtex?-6HXT FPGA通過結(jié)合6.6 Gbps GTX收發(fā)器和11.18 Gbps GTH收發(fā)器,提供了業(yè)界最高的串行帶寬,以實現(xiàn)下一代分組和傳輸,交換結(jié)構(gòu)。 ,視頻切換和成像設(shè)備。Virtex-6 FPGA系列采用第三代Xilinx ASMBLTM架構(gòu)在40 nm工藝上構(gòu)建,并得到新一代開發(fā)工具和龐大的IP庫的支持,以確保進行高效的開發(fā)并從前幾代產(chǎn)品進行高效的設(shè)計移植。與競爭性FPGA產(chǎn)品相比,這些新器件具有更高的性能和更低的功耗,它們以1.0 V內(nèi)核電壓工作,并提供0.9 V低功耗選項。

發(fā)射器光電性能

測量設(shè)置

圖1和圖2顯示了發(fā)射機光學(xué)和電氣性能測量的設(shè)置。這些測量使用了Virtex FPGA生成的PRBS編碼的10.3125 Gbps信號。使用運行在2.5776 GHz的Anritsu時鐘發(fā)生器來觸發(fā)Agilent DCA-J,同時將161.1 MHz信號(數(shù)據(jù)速率除以64)用作Virtex FPGA的參考時鐘輸入。使用以下光纖鏈路在正常和壓力條件下進行了

測量:1.無壓力測試:1

m長的跳線2.壓力測試:用于SFP + SR的300 m多模OM3光纖和用于SFP + LR部件的10 km單模光纖。

概括

進行了電氣和光學(xué)參數(shù)測量,以證明其評估板上的Avago Technologies 10Gbs以太網(wǎng)SFP +收發(fā)器產(chǎn)品AFCT-701SDZ(SFP + LR)和AFBR-703SDZ(SFP + SR)與Xilinx Virtex-6 PHY FPGA的互用性。

接收器通道的測量結(jié)果表明,在正常工作條件下,LR和SR模塊中的每個模塊的性能始終如一,超過了數(shù)據(jù)手冊限制和相應(yīng)的IEEE802.3ae標(biāo)準(zhǔn)規(guī)范。發(fā)射通道的測量是通過SR的最大適用光鏈路長度為300 m,而LR部件的最大適用光鏈路長度為10 km進行的。傳輸通道結(jié)果顯示出與標(biāo)準(zhǔn)要求的掩碼和行業(yè)抖動性能相比出色的裕度。使用了Xilinx Virtex-6 PHY FPGA中的預(yù)定的預(yù)加重和加重設(shè)置。對于所有測量,該FPGA接收器輸入中的自適應(yīng)DFE功能均已打開。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618286
  • 發(fā)射器
    +關(guān)注

    關(guān)注

    6

    文章

    878

    瀏覽量

    54527
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2185

    瀏覽量

    125299
  • 發(fā)射機
    +關(guān)注

    關(guān)注

    7

    文章

    516

    瀏覽量

    48581
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    求助FPGA高速串行收發(fā)器,輸出12.5Gbps的信號要用什么電平 ...

    求助FPGA高速串行收發(fā)器,輸出12.5Gbps的信號要用什么電平輸出28.5Gbps的信號要用什么電平?
    發(fā)表于 11-10 09:12

    10-Gbps以太網(wǎng)MAC和XAUI PHY操作性硬件演示參考設(shè)計(PDF)中的說明進行操作

    10-Gbps以太網(wǎng)MAC和XAUI PHY操作性硬件演示參考設(shè)計(PDF)中的說明進行操作
    發(fā)表于 07-26 16:35

    如何確保USB Type-C電纜和連接操作性和合規(guī)

    如何確保USB Type-C電纜和連接操作性和合規(guī)
    發(fā)表于 09-27 16:24

    FPGA高速收發(fā)器的設(shè)計原則有哪些?

    FPGA高速收發(fā)器設(shè)計原則高速FPGA設(shè)計收發(fā)器選擇需要考慮的因素
    發(fā)表于 04-09 06:53

    IOT語義操作性

    IOT語義操作性...
    發(fā)表于 07-27 06:24

    FPGA高速收發(fā)器設(shè)計原則

    FPGA高速收發(fā)器設(shè)計原則 高速收發(fā)器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與
    發(fā)表于 04-07 22:26 ?1158次閱讀

    Altera首次演示FPGA與100Gbps光模塊的操作性

    2012年2月23號,北京——Altera公司(NASDAQ:ALTR)今天宣布,使用28-nm Stratix? V GT FPGA成功演示了與100-Gbps光模塊的操作性,從而
    發(fā)表于 02-24 08:41 ?1468次閱讀

    Altera首次演示FPGA與100-Gbps光模塊的操作性

    Altera Stratix V GT器件是業(yè)界唯一采用28-Gbps收發(fā)器技術(shù)的FPGA,支持實現(xiàn)下一代100-Gbps網(wǎng)絡(luò)
    發(fā)表于 02-27 09:55 ?916次閱讀

    驗證ADI轉(zhuǎn)換與Xilinx FPGA和JESD204B/C IP的操作性

    驗證ADI轉(zhuǎn)換與Xilinx FPGA和JESD204B/C IP的操作性
    發(fā)表于 04-09 14:37 ?16次下載
    驗證ADI轉(zhuǎn)換<b class='flag-5'>器</b>與Xilinx <b class='flag-5'>FPGA</b>和JESD204B/C IP的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    與能源收集的操作性

    與能源收集的操作性
    發(fā)表于 05-08 10:19 ?6次下載
    與能源收集的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    PoE聯(lián)盟操作性報告

    PoE聯(lián)盟操作性報告
    發(fā)表于 05-12 13:46 ?10次下載
    PoE聯(lián)盟<b class='flag-5'>互</b><b class='flag-5'>操作性</b>報告

    驗證ADI轉(zhuǎn)換與Xilinx FPGA和JESD204BC IP的操作性

    驗證ADI轉(zhuǎn)換與Xilinx FPGA和JESD204BC IP的操作性
    發(fā)表于 06-02 12:36 ?9次下載
    驗證ADI轉(zhuǎn)換<b class='flag-5'>器</b>與Xilinx <b class='flag-5'>FPGA</b>和JESD204BC IP的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    基于圖論原理的操作性模型改進方法

    為解決組織機枃操作性的建模與評估等問題,文中分析了國外關(guān)于圖論應(yīng)用和操作性評估相關(guān)研究內(nèi)容;簡述圖論的起源和企業(yè)
    發(fā)表于 06-15 14:40 ?17次下載

    3件6Gb/s SAS控制操作性報告

    電子發(fā)燒友網(wǎng)站提供《3件6Gb/s SAS控制操作性報告.pdf》資料免費下載
    發(fā)表于 07-29 10:13 ?0次下載
    3件<b class='flag-5'>6</b>Gb/s SAS控制<b class='flag-5'>器</b>的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>報告

    CiA組織CAN XL操作性測試會議及最新進展

    點擊藍(lán)字關(guān)注我們摘要SummaryCiA協(xié)會在密歇根州特洛伊組織了第三次CANXL操作性測試。來自博世、Kvaser和Vector的IP核以及博世、英飛凌、恩智浦和德州儀器的CANSICXL收發(fā)器
    的頭像 發(fā)表于 07-31 22:17 ?1331次閱讀
    CiA組織CAN XL<b class='flag-5'>互</b><b class='flag-5'>操作性</b>測試會議及最新進展