輸入：VIH>3.5V，VIL<1.5V。 可以看出TTL電平的噪聲容限為0.4V，CMOS的噪聲容限為1.5V。 TTL和CMOS門電路結(jié)構(gòu)：

如圖TTL門結(jié)構(gòu)，輸出級采用推挽式輸出結(jié)構(gòu)，T4為射極跟隨的形式，輸出電阻小，帶負載能力強。

如圖CMOS門結(jié)構(gòu)。

3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。二、高速電平標準在高速電路中如何實現(xiàn)高速驅(qū)動輸出呢？要么增大驅(qū)動電流，要么降低電平標準，或者提高晶體管工作速度。顯然前者會帶來非常大的功耗，因此改變電平標準和改進晶體管設(shè)計成為選擇，雖然低電平更容易受到干擾，所以需要更嚴格的硬件設(shè)計。1、ECL和PECL電平接口ECL即射極耦合邏輯（Emitter Coupled Logic）采用的是差分結(jié)構(gòu)輸出，并需要負電源供電。后來發(fā)展處PECL，即正電源射極耦合邏輯。基本原理就是利用晶體管工作在非飽和區(qū)來減小轉(zhuǎn)換時間，大大提高轉(zhuǎn)換速度。

ECL的輸出管始終有電流通過，非常有利于高速轉(zhuǎn)換。輸出阻抗幾歐姆，輸出電流10mA左右，驅(qū)動能力強。 接口連接：直流耦合，適用于短距離

這個匹配方式由等效而來，具體阻值計算：

接口連接：交流耦合，適用于較遠距離

2、LVDS電平接口LVDS即Low-Voltage Differential Signaling，是一種利用低壓差分信號傳輸高速信號的電平標準。特點是：低壓，低功耗，噪聲抑制能力強。

如圖LVDS的輸入和輸出規(guī)格：

LVDS的連接方式：直接連接，因為片內(nèi)具有端接電阻。

三、CML電平接口CML即電流模式邏輯電平，采用恒流驅(qū)動，內(nèi)置匹配電阻，使用簡單，短距離高速應(yīng)用中最多。

下圖是幾種高速接口的性能簡單比較：

四、常用普通電平標準在工業(yè)領(lǐng)域應(yīng)用最多的應(yīng)該是485 232的電平標準，兩者各有優(yōu)缺點，成本低，使用也比較簡單，但是依然有很多技術(shù)要點可以討論，譬如傳輸速度，距離，防護設(shè)計等等。

RS232和RS485的連接問題：工作中了解到不少同學對于232或者485的連接一直有些迷糊，關(guān)于信號的收發(fā)端定義及公母頭連接，一開始我也是經(jīng)常摸不著頭腦。以收發(fā)地三線為主。 標準的232是DB9接頭：

簡記為：235-收發(fā)地。 485如何利用DB9連接： 485的兩根線對應(yīng)DB9頭的1,2腳。 232和485與MCU的連接：

四、小結(jié)關(guān)于數(shù)字電平的標準主要就這么幾種，這些都是在硬件層面的定義，在軟件上對應(yīng)的就有各種協(xié)議通訊方式的規(guī)定。關(guān)于接口設(shè)計確實是電路設(shè)計中的重點，尤其是在目前的高速數(shù)字通訊應(yīng)用當中，我覺得主要有幾個要掌握的方面： 1、信號電平的應(yīng)用電路，也就是基本結(jié)構(gòu)要清晰。 2、防護設(shè)計問題要考慮周全，不同接口對于負載對于匹配度的要求都不一樣。 3、PCB設(shè)計的重要性，在高速設(shè)計中很多都采用EDA軟件仿真的方式來協(xié)助查找關(guān)于干擾的問題，但是首要的還是要嚴格遵循相關(guān)規(guī)則和規(guī)范來設(shè)計。 4、實驗的必要性。尤其是接口的干擾問題，盡可能全面的實驗方案設(shè)計是盡快解決問題的最佳路徑之一。 總之，理論基礎(chǔ)要有，設(shè)計考慮要到，測試實驗要全，如此，結(jié)果可能才好！

責任編輯：lq