全新應(yīng)用功能包和評(píng)估套件助力開發(fā)者快速啟動(dòng)IP評(píng)估

2020 年 12 月 10 日，日本東京訊 - 全球半導(dǎo)體解決方案供應(yīng)商瑞薩電子集團(tuán)（TSE：6723）今日宣布，推出IP Utilities——旨在采用瑞薩知識(shí)產(chǎn)權(quán)（IP）簡化芯片開發(fā)的全新系列解決方案。全新IP Utilities包括應(yīng)用功能包和評(píng)估套件，以持續(xù)擴(kuò)展瑞薩電子不斷增長的前沿IP授權(quán)。

隨著基于開源架構(gòu)（如RISC-V）CPU的出現(xiàn)，綜合平衡成本、時(shí)間和設(shè)計(jì)風(fēng)險(xiǎn)，采用授權(quán)IP進(jìn)行芯片開發(fā)越發(fā)具有魅力。由于需要驗(yàn)證包含外設(shè)功能和特定應(yīng)用功能等的多種IP組合，開發(fā)自有芯片的步驟不斷增加，所需時(shí)間也越來越長。充分融合了瑞薩豐富制造經(jīng)驗(yàn)及高可靠性的全新IP Utilities解決方案，可助力用戶大幅縮減其自有芯片的開發(fā)周期，并縮短產(chǎn)品上市時(shí)間。

瑞薩電子核心IP開發(fā)事業(yè)部副總裁松本哲也表示：“自2018年瑞薩電子首次進(jìn)入IP授權(quán)市場以來，我們的IP授權(quán)種類已擴(kuò)展到80多種。在大多數(shù)IP供應(yīng)商只提供單個(gè)IP核的情況下，我們?yōu)殚_發(fā)者帶來豐富的IP解決方案，包括經(jīng)過驗(yàn)證的CPU和外圍IP。全新IP Utilities充分利用了瑞薩在半導(dǎo)體設(shè)計(jì)領(lǐng)域的豐富經(jīng)驗(yàn)，創(chuàng)造出全新IP市場，并為進(jìn)一步拓展業(yè)務(wù)創(chuàng)造了機(jī)會(huì)?！?/p>

全新IP Utilities產(chǎn)品包括

• 應(yīng)用功能包，可在較短開發(fā)周期（TAT）內(nèi)開發(fā)自有微控制器（MCU）

作為MCU開發(fā)的一部分，開發(fā)人員可利用應(yīng)用功能包實(shí)現(xiàn)特定功能。例如，針對(duì)在通用MCU產(chǎn)品中難以支持的多軸電機(jī)控制功能，提供12軸電機(jī)控制應(yīng)用包來協(xié)助MCU開發(fā)者實(shí)現(xiàn)該功能?；竟δ馨–PU、外設(shè)IP和電機(jī)控制IP，以實(shí)現(xiàn)12軸步進(jìn)電機(jī)控制。開發(fā)人員可以根據(jù)需要自定義系統(tǒng)，例如更改軸數(shù)、切換到無刷直流電機(jī)控制或不同的CPU。

• 前期用戶套件可對(duì)AI加速器內(nèi)核進(jìn)行早期評(píng)估

瑞薩前期用戶套件使開發(fā)人員可以對(duì)存算一體化（PIM）AI加速器IP（注1）進(jìn)行早期評(píng)估，該IP可實(shí)現(xiàn)8.8TOPS/W的卓越能效。此外，還提供軟件開發(fā)支持，開發(fā)人員可使用Raspberry Pi控制板通過最多三塊板卡的堆疊來配置組合PIM功能，從而擴(kuò)展推理處理能力。

• IP核配置簡化工具

開發(fā)人員可利用新的配置工具來學(xué)習(xí)具有高級(jí)功能的復(fù)雜IP核規(guī)格，并優(yōu)化其在用戶應(yīng)用中的性能。其中首個(gè)配置工具用于PCI Express控制器內(nèi)核，使用戶能夠輕松執(zhí)行涉及多種參數(shù)的仿真，如傳輸速度、通道數(shù)和總線位寬，并從超過50萬種配置組合中輕松選擇最佳配置以實(shí)現(xiàn)目標(biāo)性能。

• 用以研究產(chǎn)品規(guī)格的TCAM前端庫

瑞薩為三態(tài)內(nèi)容尋址存儲(chǔ)器（TCAM）IP提供了集先進(jìn)功能和高能效于一體的前端庫。除常規(guī)網(wǎng)絡(luò)數(shù)據(jù)包處理領(lǐng)域，開發(fā)人員還可通過包括7nm工藝等先進(jìn)技術(shù)的用戶自定義配置，利用TCAM前端庫研究新的解決方案。

• 針對(duì)芯片的EMC設(shè)計(jì)咨詢

基于瑞薩在其芯片開發(fā)中積累的豐富EMC設(shè)計(jì)經(jīng)驗(yàn)，IP Utilities包含了EMC設(shè)計(jì)咨詢。通過在系統(tǒng)開發(fā)的早期考慮EMC設(shè)計(jì)問題，例如引腳分配、電路板設(shè)計(jì)和元件布局等，可減輕開發(fā)人員在產(chǎn)品生產(chǎn)后解決噪聲問題的工作負(fù)擔(dān)，并減少設(shè)計(jì)修改的迭代次數(shù)。

瑞薩計(jì)劃通過未來更豐富的產(chǎn)品來擴(kuò)展其IP Utilities產(chǎn)品陣容，例如用于實(shí)時(shí)評(píng)估Ethernet TSN性能的評(píng)估環(huán)境，以及安裝有包含CPU內(nèi)核的FPGA的評(píng)估板等。