10月6日，全球首款DDR5 DRAM正式由SK海力士推出。這款次世代的存儲器將數(shù)據(jù)傳輸速率提升到4，800 ~ 5，600Mbps，比前一代DDR4增加了1.8倍。最大5，600Mbps的傳輸速率意味著能夠在1秒內(nèi)傳輸九部全高清（Full-HD， FHD）電影。同時，該產(chǎn)品的工作電壓由前一代的1.2V降到了1.1V，將功耗降低了20%。

與同門師弟LPDDR5發(fā)售時的萬人追捧不同，DDR5的問世似乎沒有激起很大的浪花。然則平靜之下，是生態(tài)鏈廠商的摩拳擦掌，未來的存儲器之爭會更加殘酷。

DRAM的新飛躍

從提出到標(biāo)準(zhǔn)落地，DDR5用了2年時間。JEDEC（電子器件工程聯(lián)合會）希望最新的標(biāo)準(zhǔn)繼續(xù)站在時代之巔，所有內(nèi)存密度和讀寫速度都要比DDR4增加一倍。

因為5G、人工智能引發(fā)的數(shù)據(jù)海嘯正撲面而來，CPU的核心也急劇增加，服務(wù)器處理器已經(jīng)從4核增加到64核，新一代的DRAM面臨著更多的挑戰(zhàn)。

從DDR4到DDR5，在技術(shù)上是一個巨大的飛躍。從原理上來看，DDR5是一種高速動態(tài)隨機存儲器，由于其DDR的性質(zhì)，依舊可以在系統(tǒng)時鐘的上升沿和下降沿同時進行數(shù)據(jù)傳輸。和DDR4一樣，DDR5在內(nèi)部設(shè)計了Bank（數(shù)據(jù)塊）和Bank Group（數(shù)據(jù)組）。不過，DDR5在數(shù)據(jù)塊和數(shù)據(jù)組的配置上更為寬裕。

DDR4數(shù)據(jù)組的數(shù)量最高限制為4組，一般采用2組配置。在DDR5上，數(shù)據(jù)組的數(shù)量可以選擇2組、4組到最高8組的設(shè)計，以適應(yīng)不同用戶的不同需求，并且還可以保證Bank數(shù)據(jù)塊的數(shù)量不變。

其次，DDR5的突發(fā)長度（burst length， 簡稱 BL）由2增至16，超過DDR4的8，這是實現(xiàn)內(nèi)存訪問可用性雙倍增長的另一大重要特性。

第三，DDR4在刷新期間不能進行其他操作。DDR5具備同庫刷新功能，允許系統(tǒng)在當(dāng)前內(nèi)存庫操作期間訪問其它內(nèi)存庫，進而提高了內(nèi)存訪問可用性。

DDR5在提高可擴展性方面還有兩個特性：經(jīng)過優(yōu)化的 DRAM 核心計時和晶片內(nèi)糾錯碼。首先，雖然內(nèi)存架構(gòu)逐年擴展，但它的代價是 DRAM 單元電容的下降和位線接觸電阻的增加。DDR5 解決了這些缺點，并允許通過優(yōu)化的核心計時進行更可靠的擴展，這對于確保有足夠的時間在 DRAM 單元中寫入、存儲和檢測電荷至關(guān)重要。

另外，晶片內(nèi)糾錯碼 （ECC） 通過輸出數(shù)據(jù)之前在讀取命令期間執(zhí)行更正，提高了數(shù)據(jù)完整性并減少了系統(tǒng)糾錯負(fù)擔(dān)。DDR5 還引入了錯誤檢查清理，其中 DRAM 將在發(fā)生錯誤時讀取內(nèi)部數(shù)據(jù)并寫回已更正的數(shù)據(jù)。

存儲器三巨頭在DDR5上可謂是你追我趕。在2018年，三星和海力士宣布開發(fā)DDR5成功。美光則和EDA大廠Cadence開始聯(lián)合研發(fā)DDR5。

進入2020年，美光科技宣布基于1Znm制程技術(shù)的DDR5 RDIMM已開始送樣。三星宣布在2021開始量產(chǎn)DDR5。而SK海力士這次搶到了頭名，推出了首款DDR5產(chǎn)品。該產(chǎn)品為面向服務(wù)器、數(shù)據(jù)中心的RDIMM形態(tài)，基于1Ynm工藝制造的16Gb顆粒，單條容量64GB。而借助TSV硅穿孔技術(shù)，SK海力士期望將單條容量提升到256GB。

供應(yīng)鏈已做好準(zhǔn)備，只待CPU就位

IDC市場調(diào)查顯示， 對于DDR5內(nèi)存需求將從 2020年開始增長， 預(yù)計到2021年為止將占DRAM總市場的25%。這一市場份額將逐步提升， 并在2022年達到44%。

記者詢問了國內(nèi)多家服務(wù)器廠商，想知道何時能推出DDR5的產(chǎn)品，得到的答案是最早在明年?！斑@個主要看是要看芯片廠商的支持?！币晃粯I(yè)內(nèi)人士表示。

DRAM是系統(tǒng)中存儲/存儲層次結(jié)構(gòu)的關(guān)鍵部分。在層次結(jié)構(gòu)的第一層中，SRAM被集成到CPU中以實現(xiàn)快速數(shù)據(jù)訪問，DRAM被用于主存儲器。所以，DDR5的使用必須要得到CPU的支持。

考慮到生產(chǎn)成本，服務(wù)器產(chǎn)品對存有溢價的DDR5產(chǎn)品接納度較高。作為占據(jù)服務(wù)器CPU整體出貨量90%以上的Intel，有較快的平臺導(dǎo)入規(guī)劃。預(yù)計其服務(wù)器平臺Eagle Stream會開始正式采用DDR5，預(yù)計2021下半年度開始做小批量的生產(chǎn)。

AMD即將問世的Milan平臺仍沿用當(dāng)前主流解決方案DDR4，預(yù)計下一代Genoa平臺會有導(dǎo)入DDR5的規(guī)格，不過該平臺量產(chǎn)時間約為2022年，若要正式搭載DDR5，AMD的服務(wù)器存儲器解決方案最快2023年才會問世。

在ARM陣營方面，來自法國的初創(chuàng)公司SiPearl剛公布了代號“Rhea”（美洲鴕鳥）的處理器產(chǎn)品，采用臺積電7nm工藝制造，集成多達72個CPU核心，Mesh網(wǎng)格式布局，支持4-6個通道的DDR5內(nèi)存控制器。其發(fā)布時間定在2021年，因此對DDR5的導(dǎo)入也不會早于這個時間。

PC方面由于受制于BOM總成本，對新一代存儲器的規(guī)劃要到2022年才能落實，這意味著DDR5在今、明兩年都僅停留在產(chǎn)品開發(fā)與驗證階段。

據(jù)稱，英特爾 12 代酷睿 Alder Lake （ADL）混合架構(gòu)處理器會支持DDR5，但最早也要到2021年Q3。AMD的Zen4已經(jīng)規(guī)劃了對DDR5的支持，發(fā)布時間也在2021年。DDR5要全面在PC上普及，看來至少還需要2年的時間。

不過，供應(yīng)鏈相關(guān)廠商都已做好了準(zhǔn)備，如新思科技（Synopsys），瑞薩（Renesas），瀾起科技（Montage Technology），Rambus都開始推出相關(guān)產(chǎn)品和解決方案。

這里要特別提到瀾起科技，這是國內(nèi)打入DRAM核心生態(tài)圈的唯一廠商，是全球可提供從DDR2到DDR4內(nèi)存全緩沖/半緩沖完整解決方案的主要供應(yīng)商之一

2019年瀾起科技已完成符合JEDEC標(biāo)準(zhǔn)的DDR5第一代RCD及DB芯片工程樣片的流片，這些工程樣片于2019年下半年送樣給瀾起科技主要客戶和合作伙伴進行測試評估，瀾起科技計劃在2020年完成DDR5第一代內(nèi)存接口及其配套芯片量產(chǎn)版本芯片的研發(fā)，實際量產(chǎn)時間取決于服務(wù)器生態(tài)的成熟度。

未來的決戰(zhàn)要看EUV

了解DRAM演進歷史的人都知道，工藝的競爭是永恒的旋律。

在進入20nm節(jié)點以后，三大供應(yīng)商們希望通過三代工藝去制造DRAM，這就是1Xnm，1Ynm和1Znm。簡單來說，1Xnm處于16nm和19nm之間，1Ynm規(guī)定在14nm到16nm，1Znm規(guī)定在12nm到14nm。

2019年，DRAM工藝普遍進入到1Znm，接近10nm工藝節(jié)點，廠商們面臨是否選擇EUV的問題。

從當(dāng)前的局面來看，風(fēng)格激進的韓國雙雄（三星、SK海力士）已經(jīng)將EUV的進入作為改進產(chǎn)品的主要手段。

據(jù)韓國科技媒體ETNews報道，三星電子全新半導(dǎo)體工廠“平澤2號”（P2）已于今年8月開始運營，這座當(dāng)前世界上最大的半導(dǎo)體工廠（128900平方米，占地面積相當(dāng)于18個足球場）將生產(chǎn)全球首個基于EUV的移動DRAM產(chǎn)品。

2020年3月，三星成功開發(fā)了基于EUV光刻技術(shù)的第四代10納米級（1a）DRAM。三星還計劃在2020年下半年引入EUV光刻設(shè)備，量產(chǎn)第四代10納米級（1a）16Gb LPDDR5 DRAM。

三星估計，使用EUV工藝生產(chǎn)DDR5內(nèi)存，其12英寸D1a晶圓的生產(chǎn)效率會比舊有的D1x工藝的生產(chǎn)力提升一倍。

SK海力士將在其下一代DRAM的生產(chǎn)基地M16芯片廠批量生產(chǎn)EUV DRAM，目前已經(jīng)在園區(qū)內(nèi)安裝了兩臺EUV光刻機。一旦M16工廠的建設(shè)按計劃在今年年底完成，SK海力士將開始在M16工廠建造與EUV光刻相關(guān)的必要設(shè)施和設(shè)備。據(jù)了解，SK海力士準(zhǔn)備將EUV導(dǎo)入1anm級DRAM的量產(chǎn)中。

相比之下，美光顯得比較謹(jǐn)慎。不過，由于同行的激進作風(fēng)，美光也在評估EUV的導(dǎo)入時間節(jié)點。

隨著制程工藝的提升，節(jié)點的進一步微縮，EUV的性能和成本正在不斷優(yōu)化，DRAM將迎來EUV時代只是早晚的問題。

不過光刻機廠商ASML估計，在DRAM芯片制造方面，每月每啟動100，000個晶圓制造項目，一層就需要1.5到2個EUV系統(tǒng)，因此，DRAM制造商需要考慮根據(jù)容量和產(chǎn)能來規(guī)劃相關(guān)設(shè)備。

以EUV的引入來實現(xiàn)技術(shù)上的領(lǐng)先，對存儲器廠商來說也是無可厚非?？紤]到DRAM產(chǎn)品的同質(zhì)性，通過引入更高制程來獲得性能差異，從而獲得市占率，是一條已經(jīng)驗證過無數(shù)次的絕招。只是這樣將促使行業(yè)競爭更趨白熱化，后進者如中國國內(nèi)的DRAM廠商，如果要有所突破，勢必面臨更大的壓力。
責(zé)任編輯:tzh