一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是FPGA?

貿(mào)澤電子設(shè)計圈 ? 來源:貿(mào)澤電子設(shè)計圈 ? 作者:貿(mào)澤電子設(shè)計圈 ? 2021-01-02 18:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

我們生活在一個由模擬構(gòu)成的世界中。不過,數(shù)字處理的出現(xiàn),為我們體驗這個世界并與之互動帶來了全新的方式,包括衛(wèi)星導航、自動駕駛汽車、增強現(xiàn)實,當然還有那永遠都離不了身的手機。

要想實時或者準實時地處理那么多信息,就必須要有強大的處理能力,這樣的處理能力顯然是受益于摩爾定律的。對于設(shè)計工程師而言,他們也可以從多種處理技術(shù)中來進行選擇,以便將最合適的技術(shù)運用到手邊的應(yīng)用中。這些處理技術(shù)涵蓋了傳統(tǒng)處理器、圖形處理單元(GPU)和可編程邏輯(PL)。

在上述處理技術(shù)中,可編程邏輯恐怕是最鮮為人知的一種,人們也往往認為它是用起來最具挑戰(zhàn)性的處理技術(shù)之一。

No.1

可編程邏輯的優(yōu)勢可編程邏輯能夠讓用戶在真正意義上并行實現(xiàn)其算法和應(yīng)用,從而創(chuàng)造出更具有確定性、響應(yīng)更加迅速的解決方案,因而適用于需要實時處理和響應(yīng)的場景,例如視覺和信號處理以及雷達等。 傳統(tǒng)意義上,可編程邏輯器件可分為復雜可編程邏輯器件(CPLD)與現(xiàn)場可編程門陣列(FPGA)兩種類別, 其中CPLD基于“門海”(sea-of-gate)的方式提供由寄存器和邏輯函數(shù)構(gòu)成的簡單器件結(jié)構(gòu)。

至于FPGA,它提供的結(jié)構(gòu)要比CPLD更加復雜,通常還會包含多種專用硬件元件,例如存儲塊、數(shù)字信號處理、時鐘管理、千兆串行收發(fā)器和IO塊。

No.2

FPGA的構(gòu)成要素FPGA的基本構(gòu)成要素是查找表(LUT)、寄存器和靈活I(lǐng)O單元結(jié)構(gòu),其中LUT能夠?qū)崿F(xiàn)邏輯方程式,而寄存器則為實現(xiàn)順序邏輯設(shè)計提供了必要的存儲元件。LUT和寄存器結(jié)合在一起,即可實現(xiàn)通常所說的“邏輯片”,其簡單示例如(圖1)所示?,F(xiàn)代器件中的這些邏輯片包含諸多選項,以便實現(xiàn)組合邏輯電路或時序邏輯電路,這些選項包括本地分布式內(nèi)存,以及可通過配置將LUT用作移位寄存器的功能。

0e33d5c2-2e06-11eb-a64d-12bb97331649.png

圖1:簡單的LUT結(jié)構(gòu)

在FPGA器件中,通常將兩個邏輯片組合在一起,形成可配置邏輯塊(CLB)。這些CLB相互連接,以便通過路由和交換矩陣實現(xiàn)必要的功能,如圖2所示。

0e4b3f0a-2e06-11eb-a64d-12bb97331649.png

圖2:可通過交換矩陣配置路由塊和互連

No.3

FPGA設(shè)計FPGA通常使用硬件描述語言(HDL)設(shè)計,其中最常見的兩種是Verilog和VHDL。和傳統(tǒng)的軟件語言相比,這些語言需要在更加低級的層面上定義設(shè)計,它們具體描述的是寄存器級別上的傳輸,例如實現(xiàn)狀態(tài)機、計數(shù)器等。VHDL和Verilog都固有地支持并發(fā)的概念,這是對FPGA架構(gòu)的并行架構(gòu)進行建模所必需的。此外,通過高級綜合(HLS)使用C、C++或OpenCL等高級語言開發(fā)FPGA IP塊的做法也正變得越來越普遍。雖然這些語言并不支持并行,但工程師可以使用編譯器指令來指示并行結(jié)構(gòu),而使用更高級的語言有助于工程師更快地完成開發(fā)和驗證。 FPGA器件的IO結(jié)構(gòu)可以直接對接各種IO標準,包括LVCMOS等單端標準以及LVDS、TMDS等差分標準。但這種IO結(jié)構(gòu)的“技能”可遠不止于此——現(xiàn)代化的IO結(jié)構(gòu)還可以實現(xiàn)片上端接、精細PS延遲,甚至SerDes結(jié)構(gòu)。也就是說,F(xiàn)PGA有效地提供了各種對接接口,連接起了各種標準、定制或傳統(tǒng)接口。這種靈活性還使系統(tǒng)設(shè)計人員擺脫了引腳綁定的束縛,這與使用帶固定IO引腳分配的專用標準產(chǎn)品(ASSP)有著顯著區(qū)別。 因此,要設(shè)計出可編程邏輯設(shè)計解決方案,需要執(zhí)行以下步驟:

合成 – 將HDL設(shè)計轉(zhuǎn)換為一系列邏輯方程,然后將其映射到目標FPGA中可用的資源上。

放置 – 把合成工具確定的邏輯資源放置到目標器件中的可用位置。

路由 – 使用路由和交換矩陣將設(shè)計中放置的邏輯資源互連,以實現(xiàn)最終應(yīng)用。

位文件 – 生成目標FPGA的最終編程文件。

通過仿真,工程師可以確保他們實現(xiàn)的設(shè)計在功能上符合設(shè)計要求。他們可以創(chuàng)建激發(fā)RTL(寄存器傳輸級別)模塊的測試平臺,這些平臺可以提供輸入并監(jiān)視結(jié)果輸出,然后通過查看仿真波形來驗證這些模塊的行為,如(圖3)所示?;蛘?,他們也可以編寫更復雜的測試平臺,用來檢查和驗證輸出。

0e7558ee-2e06-11eb-a64d-12bb97331649.png

圖3:RTL仿真輸出

盡管FPGA在性能和接口上具有顯著優(yōu)勢,但開發(fā)基于FPGA的解決方案可能會比開發(fā)傳統(tǒng)軟件更加復雜。不過,我們有現(xiàn)代化的設(shè)計工具,尤其是高級合成工具以及各種可以免費獲取的知識產(chǎn)權(quán),并且現(xiàn)代化器件的功能也更加強大,這些都讓“FPGA更難開發(fā)”成為了歷史。

No.4

器件產(chǎn)品系列如果您還不熟悉FPGA的歷史,這里就先簡單地介紹一下。FPGA是Ross Freeman和Bernard Vonderschmitt于1985年隨著XC2064的發(fā)布而發(fā)明的,這款FPGA先驅(qū)產(chǎn)品具有64個可配置邏輯塊。今天,Xilinx的現(xiàn)代化器件可為用戶提供893.8萬個系統(tǒng)邏輯單元、3840個DSP元件、76Mb塊內(nèi)存和90Mb的UltraRAM——這與最初的產(chǎn)品相比堪稱巨大飛躍。 當然,上面提到的器件是Xilinx現(xiàn)階段最大型的FPGA產(chǎn)品,對許多應(yīng)用而言確實有點殺雞用牛刀了。為了幫助指導工程師選擇適合其應(yīng)用的FPGA,Xilinx提供了一系列FPGA和片上系統(tǒng)器件,這些器件能夠支持多個不同系列的各種解決方案。 Xilinx圍繞28nm節(jié)點開發(fā)了一系列成本優(yōu)化型產(chǎn)品,總共提供三個不同的器件系列,均針對不同的用戶需求進行了優(yōu)化。

Spartan-7 FPGA:該系列是廣受歡迎的Spartan-6系列器件的后繼產(chǎn)品,可為開發(fā)人員提供比舊技術(shù)45nm節(jié)點更高的性能和更低的功耗。Spartan-7還經(jīng)過了I/O優(yōu)化,在成本優(yōu)化的FPGA產(chǎn)品組合中是一個引腳數(shù)量非常高的系列。

Artix-7 FPGA:這是Xilinx 7產(chǎn)品線中的全新系列,針對收發(fā)器進行優(yōu)化,具有6.6Gbps高速收發(fā)器。

Zynq-7000 SoC:該系列在初次亮相時頗具革新意義,它為業(yè)界帶來了將硬核Arm Cortex-A9處理器與FPGA架構(gòu)相結(jié)合的新型器件。這種新型器件可以提供集成系統(tǒng)解決方案,并且具有功耗更低、解決方案整體體積更小、EMI顯著降低等優(yōu)勢。

該產(chǎn)品組合中的器件可以支持從傳感器融合到精確控制、圖像處理和云計算等一系列應(yīng)用。

No.5

高端解決方案對于超高性能和更專業(yè)的應(yīng)用,Xilinx提供了28nm、20nm和16nm三個技術(shù)節(jié)點上的Kintex和Virtex系列。隨著UltraScale和UltraScale+系列器件的不斷發(fā)展,其性能和功能得到了顯著提高。 Kintex器件在三個技術(shù)節(jié)點上提供了不斷提升的性能、邏輯資源和收發(fā)器:從Kintex器件中的6.55萬個邏輯單元到Kintex UltraScale+器件中的11.43萬個邏輯單元。它們提供GTH和GTY千兆收發(fā)器,分別支持高達16.3Gbps和32.75Gbps的數(shù)據(jù)傳輸速率。

Virtex是Xilinx FPGA中性能最高的系列。這些器件不僅提供多達893.8萬個系統(tǒng)邏輯單元和58Gbps高速收發(fā)器,而且還支持高帶寬存儲器(HBM)。該系列產(chǎn)品具有4GB至16GB的片上DRAM和高達460Gbps的帶寬,其內(nèi)存性能是DDR4 DIMM的約20倍。Virtex HBM器件適用于為網(wǎng)絡(luò)和存儲加速的應(yīng)用。

No.6

工具鏈

Xilinx開發(fā)工具支持從最小的Spartan-7到最大的Virtex UltraScale+的所有器件,涵蓋了設(shè)計生命周期中的各個方面,從RTL捕獲直到仿真以及開發(fā)用于處理器核心的軟件。

Vivado設(shè)計套件:Vivado可以對設(shè)計、RTL仿真以及合成、放置、路由和生成位文件的實施過程進行捕獲。

Vivado HLS:高級合成工具,讓工程師能夠使用C或C++來開發(fā)IP。

Vitis一體化軟件平臺:Vitis支持嵌入式處理器的軟件開發(fā),以及使用OpenCL進行加速。

PetaLinux工具:PetaLinux是用于嵌入式處理器的嵌入式Linux解決方案。

當然,您還可以選用其他各種商業(yè)和開源軟件工具,它們涵蓋了從合成到仿真的各個階段;此外,同時支持仿真和形式驗證的驗證工具正變得越來越多。

原文標題:何為FPGA?

文章出處:【微信公眾號:貿(mào)澤電子設(shè)計圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22034

    瀏覽量

    617887
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5433

    瀏覽量

    124317
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    389

    瀏覽量

    61034

原文標題:何為FPGA?

文章出處:【微信號:Mouser-Community,微信公眾號:貿(mào)澤電子設(shè)計圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標準以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?1374次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口簡介

    智多晶FPGA設(shè)計工具HqFpga接入DeepSeek大模型

    在 AI 賦能工程設(shè)計的時代浪潮中,智多晶率先邁出關(guān)鍵一步——智多晶正式宣布旗下 FPGA 設(shè)計工具 HqFpga 接入 DeepSeek 大模型,并推出 FPGA 設(shè)計專屬 AI 助手——晶小助!這是
    的頭像 發(fā)表于 06-06 17:06 ?487次閱讀

    國產(chǎn)FPGA往事

    首先,這篇文章的后半部分,會有一個廣告:我去年和紫光同創(chuàng)原廠的技術(shù)專家寫了一本書——《國產(chǎn)FPGA權(quán)威開發(fā)指南》,我想送一些書給到熟悉的、曾經(jīng)熟悉的、或者還未熟悉的FPGA開發(fā)者同行,請各位開發(fā)者
    的頭像 發(fā)表于 04-14 09:53 ?279次閱讀
    國產(chǎn)<b class='flag-5'>FPGA</b>往事

    fpga和cpu的區(qū)別 芯片是gpu還是CPU

    一、FPGA與CPU的區(qū)別 FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)和CPU(Central Processing Unit,中央處理器)是兩種不同類
    的頭像 發(fā)表于 02-01 14:57 ?1580次閱讀

    大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

    FPGA的主要應(yīng)用:? FPGA由于其較高的價格和成本,決定了FPGA不能像單片機那樣被廣泛的使用,FPGA的針對于高端處理市場(類如:手機處理器,平板,工業(yè)控制系統(tǒng))或許你會有些疑問
    的頭像 發(fā)表于 12-24 11:04 ?1261次閱讀
    大多數(shù)<b class='flag-5'>FPGA</b>的程序存儲器(FLASH)為什么都放在外面呢?<b class='flag-5'>FPGA</b>的主要應(yīng)用

    FPGA 實時信號處理應(yīng)用 FPGA在圖像處理中的優(yōu)勢

    現(xiàn)場可編程門陣列(FPGA)是一種高度靈活的硬件平臺,它允許開發(fā)者根據(jù)特定應(yīng)用需求定制硬件邏輯。在實時信號處理和圖像處理領(lǐng)域,FPGA因其獨特的優(yōu)勢而受到青睞。 1. 并行處理能力 FPGA的最大
    的頭像 發(fā)表于 12-02 10:01 ?1804次閱讀

    FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGA與ASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別: FPGA ASIC 基本定義 由通用的邏輯單元組成,可以通過
    的頭像 發(fā)表于 12-02 09:51 ?1018次閱讀

    玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識

    FPGA已成為現(xiàn)今的技術(shù)熱點之一,無論學生還是工程師都希望跨進FPGA的大門。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識呢?下面我們慢慢道來。 (一) 要了解什么是FPGA 既 然要玩
    的頭像 發(fā)表于 11-28 10:24 ?825次閱讀

    FPGA復位的8種技巧

    FPGA 設(shè)計中,復位起到的是同步信號的作用,能夠?qū)⑺械拇鎯υO(shè)置成已知狀態(tài)。在數(shù)字電路設(shè)計中,設(shè)計人員一般把全局復位作為一個外部引腳來實現(xiàn),在加電的時候初始化設(shè)計。全局復位引腳與任何
    的頭像 發(fā)表于 11-16 10:18 ?1159次閱讀
    <b class='flag-5'>FPGA</b>復位的8種技巧

    Achronix Speedcore eFPGA的特性和功能

    Speedcore嵌入式FPGA(embedded FPGA,eFPGA)知識產(chǎn)權(quán)(IP)產(chǎn)品是Achronix公司于2016年推出的顛覆性技術(shù),并于當年開始向最終客戶交付,目前出貨量已經(jīng)超過2500萬。
    的頭像 發(fā)表于 11-15 14:28 ?1032次閱讀
    Achronix Speedcore e<b class='flag-5'>FPGA</b>的特性和功能

    FPGA基礎(chǔ)知識及設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識,包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具。
    的頭像 發(fā)表于 11-11 11:29 ?1796次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識及設(shè)計和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

    詳解FPGA的基本結(jié)構(gòu)

    ZYNQ PL 部分等價于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA 的架構(gòu)。簡化的 FPGA 基本結(jié)構(gòu)由 6 部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層
    的頭像 發(fā)表于 10-25 16:50 ?3291次閱讀
    詳解<b class='flag-5'>FPGA</b>的基本結(jié)構(gòu)

    FPGA與ASIC的優(yōu)缺點比較

    FPGA(現(xiàn)場可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實現(xiàn)方式,各自具有獨特的優(yōu)缺點。以下是對兩者優(yōu)缺點的比較: FPGA的優(yōu)點 可編程性強 :FPGA具有高度的可編程性,可以靈活
    的頭像 發(fā)表于 10-25 09:24 ?1693次閱讀

    FPGA如何估算分析功耗

    FPGA的功耗由4部分組成:上電功耗、配置功耗、靜態(tài)功耗和動態(tài)功耗。一般的FPGA都具有這4種功耗,但是Actel Flash FPGA由于掉電數(shù)據(jù)不丟失,無需配置芯片,所以上電后不需要一個很大的啟動電流,也不需要配置過程,只有
    的頭像 發(fā)表于 07-18 11:11 ?2536次閱讀
    <b class='flag-5'>FPGA</b>如何估算分析功耗

    基于FPGA的CCD工業(yè)相機系統(tǒng)設(shè)計

    基于FPGA的CCD工業(yè)相機系統(tǒng)設(shè)計是一個綜合性的項目,它結(jié)合了硬件電路設(shè)計、FPGA編程以及圖像處理技術(shù)。以下是一個詳細的系統(tǒng)設(shè)計方案,包括設(shè)計概述、硬件架構(gòu)、FPGA編程要點以及部分關(guān)鍵代碼示例。
    的頭像 發(fā)表于 07-17 11:24 ?2113次閱讀