相信作為PCB設(shè)計(jì)工程師的我們都應(yīng)該知道，每次設(shè)計(jì)完PCB設(shè)計(jì)發(fā)給板廠制板的時(shí)候，是不是經(jīng)常會(huì)收到PCB板廠反饋回來的【EQ問詢】,有些工程師對(duì)這類問題搞不懂，胡亂回復(fù)一通，做回來之后板子根本就沒辦法用，找板廠麻煩，板廠一句話可能回復(fù)你【我是按照你Gerber做的啊，按照你的回復(fù)做的啊】，只想說“哥，悠著點(diǎn)，這個(gè)東西相當(dāng)于簽字畫押”，出了問題得背鍋的哈。

因?yàn)镻CB工程師是和PCB板廠對(duì)接的最后一公里，往往就成了背鍋的專業(yè)戶，o(╥﹏╥)o···不過背鍋歸背鍋，但是有時(shí)候也確實(shí)是PCB設(shè)計(jì)的問題，如下圖：

這種問題確實(shí)沒辦法通過EDA軟件設(shè)計(jì)來進(jìn)行檢查出來的，這個(gè)時(shí)候我們經(jīng)常會(huì)在網(wǎng)中看到各式各樣的QA checklist檢查表，來規(guī)避這種常見的問題。

不過我們知道表格是人來填的，只要涉及到認(rèn)為因素，那這個(gè)問題就難以扯清了，有些規(guī)范的工程師確實(shí)最得非常好，一條一條核對(duì)，但是有些工程師為了過流程，根本就沒有一條一條的核對(duì)了，一路“勾”到底，問題就這么產(chǎn)生了。

那么是不是可以有一種工具把這些所謂的“PCB檢查表”匯總到一起，做一個(gè)自動(dòng)分析檢查的工具，今天給大家推薦一個(gè)小工具【DFM可制造性分析軟件】，其實(shí)就是做了一個(gè)這樣的事情。

這個(gè)小工具擁有幾大核心功能：

1、分析設(shè)計(jì)隱患項(xiàng)目20+

2、警示影響價(jià)格項(xiàng)目，并針對(duì)隱患和影響價(jià)格項(xiàng)給出優(yōu)化方案

3、支持一鍵解析Allegro、PADS、Altium、Protel、Gerber 文件類型

4、多層板自動(dòng)匹配疊層結(jié)構(gòu)

5、智能阻抗工具，結(jié)合生產(chǎn)因素，計(jì)算阻抗數(shù)據(jù)或反推算。

6、個(gè)性化拼板，秒殺規(guī)則板或異形板，可添加郵票孔。

7、開短路分析（IPC網(wǎng)絡(luò)分析）

8、一鍵輸出生產(chǎn)工具（Gerber、坐標(biāo)文件、BOM清單）
編輯：hfy