pwm是脈沖帶寬調(diào)制技術(shù)，采用pwm技術(shù)，可以對(duì)脈沖帶寬加以調(diào)節(jié)。在往期文章中，小編對(duì)pwm占空比有所介紹。為增進(jìn)大家對(duì)pwm技術(shù)的了解程度，本文將闡述如何測(cè)量pwm波占空比。如果你對(duì)pwm技術(shù)具有興趣，不妨繼續(xù)往下閱讀哦。

一、pwm控制技術(shù)介紹

PWM（Pulse Width ModulaTIon）控制技術(shù)就是對(duì)脈沖的寬度進(jìn)行調(diào)制的技術(shù)，即通過(guò)對(duì)一系列脈沖的寬度進(jìn)行調(diào)制，來(lái)等效的獲得所需要的波形（含形狀和幅值）。面積等效原理是PWM技術(shù)的重要基礎(chǔ)理論。一種典型的PWM控制波形SPWM：脈沖的寬度按正弦規(guī)律變化。而和正弦波等效的PWM波形稱為SPWM波。

脈寬調(diào)制（PWM，Pulse Width ModulaTIon）是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在從測(cè)量、通信到功率控制與變換的許多領(lǐng)域中。PWM是一種對(duì)模擬信號(hào)電平進(jìn)行數(shù)字編碼的方法。通過(guò)高分辨率計(jì)數(shù)器的使用，方波的占空比被調(diào)制用來(lái)對(duì)一個(gè)具體模擬信號(hào)的電平進(jìn)行編碼。

二、如何測(cè)量PWM波占空比

pwm占空比就是一個(gè)脈沖周期內(nèi)高電平的所整個(gè)周期占的比例。例如1秒高電平1秒低電平的PWM波占空比是50%。pwm就是脈沖寬度調(diào)制。

PWM波是占空比可調(diào)的周期性數(shù)字脈沖，廣泛應(yīng)用于電機(jī)控制、溫度控制等領(lǐng)域。PWM波的關(guān)鍵參數(shù)是占空比，那么有哪些方式可以測(cè)量PWM波的占空比呢？

NI的數(shù)據(jù)采集板卡提供了模擬采集、數(shù)字IO、計(jì)數(shù)器等豐富測(cè)量資源，不同資源下都能完成PWM波的測(cè)量，同時(shí)R系列的FPGA板卡和cRIO也可以測(cè)量，測(cè)量pwm波的占空比有以下幾種方法，一起來(lái)了解一下。

1、利用計(jì)數(shù)器測(cè)量占空比

最簡(jiǎn)單的方案是采用計(jì)數(shù)器半周期測(cè)量，支持的計(jì)數(shù)器需要有雙邊沿分離檢測(cè)的特性，支持的板卡包括 M系列（STC2核心）、X系列（STC3核心）數(shù)據(jù)采集卡、定時(shí)器/計(jì)數(shù)器板卡（NI-TIO核心）和部分C模塊（DIO數(shù)目≤8）等，通常32位寬的計(jì)數(shù)器都支持該測(cè)量。該方案通過(guò)預(yù)設(shè)半周期時(shí)間可以得到非常高精度的測(cè)量結(jié)果。

2、利用模擬采集測(cè)量占空比

該方案主要使用波形測(cè)量選板中的脈沖測(cè)量VI，可以根據(jù)周期性的采集數(shù)據(jù)計(jì)算占空比。要求模擬采集有足夠高的采樣率（5~10倍以上脈沖頻率，根據(jù)占空比而定）才能獲取足夠的波形信息，來(lái)提高占空比測(cè)量精度。這種通過(guò)軟件來(lái)計(jì)算占空比的方式，處理速度一般。

3、cRIO上如何實(shí)現(xiàn)占空比測(cè)量

CompactRIO平臺(tái)上，針對(duì)數(shù)字IO位寬小于等于8位的C模塊，選擇Scan Interface模式，項(xiàng)目中選擇數(shù)字輸入模塊（如9401），右鍵打開(kāi)屬性配置界面，選擇專用數(shù)字配置中的‘計(jì)數(shù)器’，可以配置每個(gè)計(jì)數(shù)器的測(cè)量模式，例如CTR0測(cè)量高脈沖，CTR1測(cè)量低脈沖，硬件連線上將信號(hào)同時(shí)連至DIO0和DIO1，即可實(shí)現(xiàn)占空比測(cè)量。

FPGA上有精確的40MHz時(shí)鐘驅(qū)動(dòng)的計(jì)數(shù)器資源，通過(guò)記錄信號(hào)沿變化時(shí)刻的計(jì)數(shù)器值可以計(jì)算得到PWM波的脈寬和周期，從而計(jì)算出占空比。由于LabVIEW2012之前的FPGA程序不支持浮點(diǎn)運(yùn)算，所以占空比計(jì)算需要放在RT程序或者上位機(jī)程序中。圖6所示的程序即為FPGA占空比測(cè)量程序，實(shí)際調(diào)用時(shí)可將Digital In換成模塊IO。

圖6 FPGA占空比測(cè)量程序